7系列FPGA GTH收发器初始ES CES9937硅 - 链路余量减少

描述

在7系列GTH收发器初始ES芯片(CES9937)中,当使用多个GTH收发器时,TX输出抖动最多可增加0.05 UI,RX输入抖动容限可降低0.05 UI,线速率最高可达8.5 Gb / s。同样,对于高于8.5 Gb / s的线速,当使用多个通道时,TX输出抖动可能会增加0.1 UI,RX输入抖动容限会减少0.1 UI。

线速率高达8.5 Gb / s

如果链路的两端都是7系列FPGA GTH收发器,则链路余量降低可能高达0.1 UI。

线路速率高于8.5 Gb / s

如果链路的两端都是7系列FPGA GTH收发器,则链路余量降低可能高达0.2 UI。

支持的使用模式

对于高于8.5 Gb / s和高达10.3125 Gb / s的GTH收发器线路速率,在使用(Xilinx答复47128)中的最新DFE属性设置(PMA_RSV2,RX_BIAS_CFG,RXDFEXYDEN)时,奈奎斯特频率支持的最大信道损耗为25 dB。否则,支持的最大信道损耗为20 dB。

对于高于10.3125 Gb / s和高达11.3 Gb / s的GTH收发器线路速率,奈奎斯特频率支持的最大信道损耗为20 dB。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:34:57 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它