SelectIO Design Assistant:性能 - 差分IO标准

描述

本文是SelectIO解决方案中心(Xilinx答复50924)的设计助手部分(Xilinx答复50926)一部分

有关I / O性能的更多信息,请参阅性能主要文章(Xilinx答复47284)

本答复记录包括以下内容:

  • Xilinx如何定义差分I / O标准?
  • 差分I / O标准的主要性能规格是什么?

差分I / O标准:

差分信令是使用两个互补信号在两个器件之间传输数据的方法,在两个单独的迹线上发送。
然后,接收器“减去”这两个信号,以便根据两个信号之间的差异检测逻辑电平。
因为接收器只关心信号之间的差异,所以消除了地平面的变化和各个信号上的噪声。
有关差分I / O标准行为的信息在器件数据表中给出。

对于输入,Xilinx指定共模电压VICM的范围。这是差分信号变化或摆动的电压。
另一个重要的规格是VIDIFF。这是该对中两个信号之间的差异。当Vp为高时由Vp-Vn给出,当Vm为高时由Vn-Vp给出。

对于输出,Xilinx指定共模输出电压的一系列值。这是“共同”电压的值,该对中的两个信号变化。
我们还指定了对中两个信号的电压差。当Vp为高时由Vp-Vn给出,当Vn为高时由Vn-Vp给出。

Xilinx还提供VOL和VOH电平。 VOL是每个信号的最小输出电压,VOH是该对中任一信号的最大输出电压。

必须将这些规范与发送/接收器件上的相应规范进行比较,以确保链路正常工作。

此处显示的是LVDS信号:显示共模,差分摆幅和VOL VOH。


在许多情况下,差分输入不在bank VCCO域中运行。这可以在放置差分输入缓冲区时提供额外的灵活性

这在(Xilinx答复11906)中讨论。

您还应该查看这两个答案,以获得有关将LVDS放置在不同7系列Bank类型中的指导:

(Xilinx答复40191) - LVDS_25与LVDS之间的LVDS兼容性。

(Xilinx答复41408) - 如何将LVDS置于高性能库中。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:33:34 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它