14.1 PlanAhead - MAP期间的JTAG链错误

描述

如果尝试使用两个MicroBlaze内核在PlanAhead工具中创建简单设计,则会收到以下错误:

[PhysDesignRules 1683] BSCAN块和JTAG_CHAIN属性值的不受支持的编程1. BSCAN组件MB_One_i / debug_module / debug_module / Use_Virtex6.BSCAN_VIRTEX6_I具有需要将JTAG_CHAIN属性设置为值2的放置。必须更改JTAG_CHAIN属性或必须将BSCAN块的编程移动到与JTAG_CHAIN属性设置相对应的位置。

发生此错误是因为两个MicroBlaze MDM模块具有相同的JTAG_CHAIN参数。两个MDM模块都不能位于JTAG上的相同位置。

解决此问题,执行以下操作:

  1. 将C_JTAG_CHAIN参数的值更改为不同的值并保存.mhs。
    例如,在文件MB_One.mhs中:

    BEGIN mdm
    PARAMETER INSTANCE = debug_module
    PARAMETER HW_VER = 2.00.b
    PARAMETER C_INTERCONNECT = 2
    参数C_USE_UART = 1
    PARAMETER C_JTAG_CHAIN = 1
    PARAMETER C_BASEADDR = 0x41400000
    PARAMETER C_HIGHADDR = 0x4140ffff
    BUS_INTERFACE S_AXI = axi4lite_0
    BUS_INTERFACE MBDEBUG_0 = microblaze_0_debug
    PORT Debug_SYS_Rst = proc_sys_reset_0_MB_Debug_Sys_Rst
    端口S_AXI_ACLK = clk_100_0000MHz
    结束

    在文件MB_Two.mhs中:

    BEGIN mdm
    PARAMETER INSTANCE = debug_module
    PARAMETER HW_VER = 2.00.b
    PARAMETER C_INTERCONNECT = 2
    参数C_USE_UART = 1
    参数C_JTAG_CHAIN = 2
    PARAMETER C_BASEADDR = 0x41400000
    PARAMETER C_HIGHADDR = 0x4140ffff
    BUS_INTERFACE S_AXI = axi4lite_0
    BUS_INTERFACE MBDEBUG_0 = microblaze_0_debug
    PORT Debug_SYS_Rst = proc_sys_reset_0_MB_Debug_Sys_Rst
    端口S_AXI_ACLK = clk_100_0000MHz
    结束
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:31:03 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它