ISE 14.1 - Spartan-6行为仿真 - ODDR2输出未按预期对齐。

描述

当为Spartan-6运行ODDR2仿真时,CLK和数据同时发生变化,可能会出现ODDR2的数据同时与ODDR2输入的数据相同的问题:

1.JPG


此问题是由仿真器中的delta延迟引起的。

如果将网络添加到ODDR2的数据输入,则会添加一个可以解决问题的增量延迟。

以下是一个例子:

Data_IN_Del <= Data_IN

ODDR_inst0:ODDR2
通用映射(
DDR_ALIGNMENT =>“C0”,
SRTYPE =>“ASYNC”)
港口映射(
Q => oddr2_out(0),
C0 => CLK,
C1 => CLK_N,
CE => CE,
D0 => Data_IN_Del
D1 =>'0',
R =>重置,
S =>'0'
);

添加此增量延迟后,仿真将按预期进行:

2.JPG

此额外网络添加的增量延迟不会影响硬件的时序或性能,因此可以在设计实施过程中安全地保留。


编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:28:33 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它