SelectIO设计助手:IBIS模型和仿真 - 使用IBIS模型

描述

本文是SelectIO解决方案中心(Xilinx答复50924)的设计助手部分(Xilinx答复50926)一部分

本文将讨论使用IBIS模型来调试设计中的信号完整性问题。

本文将讨论如何使用IBIS模型来调试信号完整性问题。

如果您不熟悉IBIS模型并希望了解有关IBIS模型如何用于建模I / O驱动程序和接收器的更多信息,请参阅(Xilinx答复50653) IBIS模型和仿真 - IBIS模型背景

逻辑级别:

您可以使用IBIS仿真最有用的事情之一是了解信号通过PCB走线后接收器上的电压电平。

然后,您可以确保接收器上存在正确的逻辑电平,以便检测逻辑0或逻辑1。

一个简单的例子显示了IBIS仿真器如何在不同的操作点提供有关逻辑电平的详细信息。

这个非常基本的示例包含一个简单的Virtex-6 LVCMOS25,其压摆率设置为慢,驱动强度为12mA,在5000hm的PCB走线末端驱动另一个Virtex-6 LVCMOS25输入。

在第一种情况下,要求I / O向接收器驱动50Mhz信号。慢速信号很容易沿着线路驱动,我们可以看到我们是否在接收器处探测信号是否一直驱动到轨道。

当速度增加到100Mhz以上时,您可以看到驱动器不再能够将信号一直驱动到轨道,因为它太弱了。它试图将线路驱动到导轨上,但是在发生这种情况之前,驱动器会切换回线路。

在这样的速度下,数据表中的逻辑电平正在实现。如果速度增加到超过200Mhz,那么即使使用短迹线,驱动器也不能快速操作,因为它不能将线路驱动到足够高的电压以被接收器视为逻辑1。

通过这种方式,您可以使用IBIS仿真来确保对于给定的驱动器,跟踪和数据速率,驱动器将提供满足接收器的指定逻辑电平的信号。

要了解有关Xilinx I / O性能规范的更多信息,请参阅(Xilinx答复47284)




缓冲区选择

如果您有Xilinx器件驱动线路,您可以使用跟踪和接收器信息来选择将在接收器上提供正确逻辑电平的驱动器。

有关驱动强度的更多信息,请参阅(Xilinx答复38820)

源电流和吸电流

另一个用途是查看源电流和吸收电流。在这种情况下,IBIS仿真器设置为在绿色的上升沿和红色的下降沿探测电流。



终止计划:

IBIS模型可用于检查不同终止方案对信号的影响。对于你所拥有的任何拓扑结构,线路上的反射会由于传播波在远端撞击某些东西而引起。接收器处的反射效应是信号上的振铃或过冲,或者信号看起来具有朝向稳定值的阶梯。

当驱动器太强或其输出阻抗小于线路的输出阻抗时,您将在接收器处出现过冲或振铃现象。当驱动器较弱并且其输出阻抗大于线路的输出阻抗时,您将在接收器处获得阶梯型边缘。有关端接和Xilinx I / O的更多详细信息,请参阅(Xilinx答复47225)

IBIS模型可用于检查不同终端方案对设计信号完整性的影响。一个很好的例子是驾驶线路的弱驾驶员。您可以看到,在下面的示例中,粉红色的上升沿不会以平滑的方式上升到逻辑高电平。它的上升趋势有明显的进步。这是由于在驱动器能够一直驱动到逻辑高电平之前从接收器返回的反射。

如果您查看源极端接方案,其中电阻与驱动器串联,那么您可以看到绿色迹线与未端接线路具有相似的上升时间。信号和反射通过串联电阻衰减,这具有平滑原始上升沿中的步骤的效果。如果使用分离终止,则可以看到上升时间明显更加明显,并且与其他两种方案相比,信号可以非常快速地稳定到稳态值。




另一种需要考虑的情况是驱动器很强并且输出阻抗与走线阻抗相比较低。

在下面的例子中,我们重复了上面的三个案例。这次我们有一个12mA的驱动器。在未端接的情况下,我们在接收器处有较大的初始过冲,这反映在线路上。

这种情况持续到线路达到稳定状态。在这种情况下,驱动器很强但线路很长,因此振铃不会延长。

源终端显示为绿色迹线。串联终端具有增加驱动器输出阻抗的效果。这降低了信号进入传输线的初始幅度。线路上的振铃消除了。

当使用分离终端时,可以看出终端具有抑制远端过冲的效果。



提供的示例可用于显示在评估不同终止方案的影响时,执行IBIS仿真如何有所帮助。

对线的反思:

通常情况下,用户可以测量电路板上的信号并查看他们无法解释的线路上的反射。在这种情况下,可以存在反射,因为在线的末端没有观察到信号。

通常,测量是在电路板上的通孔或沿线的测试点进行的。您可以使用迹线和驱动器的IBIS仿真来仿真测量,以便您可以与硬件相关联,还可以检查引脚或裸片上的信号。

下面的例子说明了如何测量电路板上通孔的信号可能给人的印象是信号质量很差,而事实并非如此。在这种情况下,可以使用IBIS仿真来与硬件测量相关联。

在这个例子中,我已经将一条小线连接到通孔并加载了一个盖子。这是探针及其效果的良好模型。我们可以看到信号在通孔处看起来很差但在接收器处它很好。


Xilinx SelectIO可用于芯片端接。这使得硬件测量非常困难,因为我们永远无法在终端处测量信号。

提出这个问题的一个常见问题是封装可能会导致线路反射。端接仅存在于芯片上,即使非常靠近芯片进行测量也会使用户看到由封装引起的反射。

在这种情况下,查看IBIS中模具处的信号是有用的。有关Xilinx片内匹配的更多信息,请参阅(Xilinx答复47499) 。对于启用了DIFF_TERM的LVDS信号,请参阅 (Xilinx答复40509)

PCB痕迹:

诸如HyperLynx之类的IBIS仿真器可用于建模PCB走线。仿真器允许用户考虑各种跟踪类型。

其中一个主要优点是观察延长或缩短迹线的效果。添加更精确的PCB走线表示可以提供更好的仿真结果。


编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:27:44 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它