SelectIO设计助手：IBIS模型与仿真 - IBIS模型背景

修改标题

描述

本文是SelectIO解决方案中心（Xilinx答复50924）的设计助手部分（Xilinx答复50926）的一部分 。

解

由于在更高的I / O频率下遇到信号完整性问题的可能性增加，因此在原型设计之前仿真这些接口的需求变得至关重要。

为了仿真电路板接口，需要对与该接口相关的电路板上的所有组件进行建模。 IBIS（I / O缓冲器接口规范）是一种电气模型标准，用于以EDA供应商广泛接受的行为语法定义电路板组件（集成电路缓冲器，连接器和传输线）的组件模型。

IBIS代表输入/输出缓冲区信息规范。它由电子工业联盟定义。它为I / O切换和被动组件行为提供了基于表的模型。

集成电路（IC）的IBIS模型包括I / V输出曲线，上升/下降转换数据和器件的封装寄生信息。

IBIS模型旨在提供有关I / O缓冲器电气特性的信息，但通常不用于计算系统或电路板级时序分析的延迟信息。

Xilinx SelectIO IBIS模型是从器件系列的实际I / O电路的HSPICE模型中提取的。

IBIS引入了与大多数CMOS，BiCMOS和TTL技术相关的基线架构。

包括以下功能：

• 具有标题信息的人类可读ASCII文件格式（.ibs）
• 组件（引脚分配）和默认包装型号L_pkg，R_pkg，C_pkg
• 引脚特定型号选择和L_pin，R_pin，C_pin
• 型号（电气）
• Model_types（输入，输出，3态，I / O，Open_drain）
• 上拉，下拉，Gnd钳位，电源钳位I / V表相对于电压
• 斜坡dV / dt_r，dV / dt_f用于定义上升和下降转换
• C_comp用于芯片电容
• 性能角的Typ-Min-Max列
• 定义温度和过渡负荷的条件

IBIS中的CMOS I / O模型通常表示如下：

请注意，输入缓冲器不存在 - 这是因为大多数CMOS输入缓冲器电路都是非常高阻抗，并且用于信号完整性建模目的的唯一相关信息是输入切换阈值（为任何输入或双向引脚提供）。

模型文件结构

每个Xilinx IBIS模型文件都有一个标题部分。其中包含有关以下内容的信息：

• IBIS版本
• 模型修订
• 源，即从中提取IBIS模型的Spice模型
• 放弃
• 版权

然后是一些器件信息，即组件名称和一些基本的封装寄生参数。

R_pkg，L_pkg和C_pkg值表示与器件封装引脚相关的默认封装寄生值。

在组件包信息之后，IBIS模型包含[Pin]映射部分。此部分中的每个引脚都映射到器件缓冲区模型。对于Xilinx FPGA，支持许多不同的I / O标准，并且通过将每个支持的I / O标准和功能分配给特定于系列的IBIS模型文件中的不同引脚来实现支持所有这些I / O标准。

映射部分为IOSTANDARD选择正确的模型，例如DIFF_SSTL12_T_DCI_S_HP_O_P映射到SSTL12_DCI_S_HP_O模型，因为这是驱动程序的等效模型，DIFF_SSTL18_I_S_HP_P和DIFF_SSTL18_I_S_HP_N都映射到SSTL18_I_S_HP，因为它们是互补的单端IOSTANDARD，等效模型是SSTL18_I_S_HP 。

在此部分之后，该文件包含[Model]部分，其中包含各个I / O标准模型。每个[Model]部分的顶部包含有关模型类型（I / O，仅输入，仅输出等），极性，使能引脚，输入阈值（Vinl / Vinh），与提取电路相关的参考寄生信息的信息，以及I / O焊盘（C_comp）的总电容。

对于[型号]部分中的每个型号，输出缓冲器的上拉和下拉晶体管由DC I / V特性表（[Pullup]和[Pulldown]）和AC V / T表（ [上升波形]和[下降波形]）。对于这些表中的每一个，都提供三个角的数据：typ，min和max。

I / O引脚的整体信号行为很大程度上取决于这四个表。

还有[GND Clamp]和[POWER Clamp]表，它们代表ESD和钳位二极管的特性。

只要引脚过冲，这些都会影响信号行为。

IBIS模型文件查看器工具包含绘制I / V和V / T表的功能 - 如下面的[上升波形]示例所示：

包寄生虫：

对于从Xilinx工具中的设计中提取的IBIS模型，模型中将包含一组封装寄生效应。这将更全面地描述信号传播在设计中的工作方式。

IBIS模型和HSPICE：

有关IBIS和SPICE模型之间差异的更多信息以及可以下载的位置，请参阅（Xilinx答复2932）