MIG 7系列DDR3 / DDR2 - 使用ECC_TEST =“ON”时出现“ERROR:HDL编译器:532 - 索引<71>超出范围[63:0]信号”

描述

发现版本: MIG 7系列v1.5

MIG 7系列DDR3 / DDR2设计包括由顶级RTL参数“ECC_TEST”控制的ECC自检功能。

默认情况下,MIG将此参数设置为“OFF”,这意味着写入DRAM阵列的数据的ECC部分在用户界面处不可见。

这对于系统自测试可能是有问题的,因为无法测试与ECC位对应的DRAM阵列中的位。

也没有办法发送错误来测试ECC生成和校正逻辑。

通过将ECC_TEST设置为“ON”,可以生成DRAM阵列测试模式。

当ECC_TEST参数为“ON”时,DQ数据总线的整个宽度通过用户界面中的读取和写入缓冲区进行扩展。

此外,ECC正确启用被置为无效。
但是,在手动修改MIG设计以将ECC_TEST设置为“ON”后,设计在综合期间失败,并出现类似于以下内容的错误:

错误:HDLC编译器:532 - “\ mig_7series_v1_6 \ user_design \ rtl \ ip_top \ memc_ui_top_std.v”第735行:索引<71>超出范围[63:0],用于信号<wr_data_mask>。

发生此错误的原因是rtl问题,其中未使用适当的宽度声明wr_data_mask。

要解决此问题,请手动更改wr_data_mask的宽度:

从:
wr_data_mask [2 * nCK_PER_CLK * DATA_WIDTH / 8 -1:0]

至:
wr_data_mask [71:0]
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:12:09 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它