Vivado综合设计助手 - 帮助SystemVerilog支持

描述

本答复记录包含儿童答案记录,涵盖Vivado Synthesis今天支持的各种SystemVerilog结构。答案记录提供了这些受支持的SystemVerilog构造的编码示例。答案记录还包含与已知问题和良好编码实践相关的信息。

:此答复记录是Xilinx Vivado综合解决方案中心(Xilinx答复55265)的一部分 ,可用于解决与Vivado综合相关的所有问题。无论您是要开始新设计还是解决问题,请使用Vivado Synthesis解决方案中心来指导您获取正确的信息。

SystemVerilog编码示例答案记录具有以下主要类别:

(Xilinx答复51327) Vivado综合设计助手 - 帮助SystemVerilog支持 - 数据类型
(Xilinx答复51836) Vivado综合设计助手 - 帮助SystemVerilog支持 - 聚合数据类型
(Xilinx答复51835) Vivado综合设计助手 - 帮助SystemVerilog支持 - 进程
(Xilinx答复52197) Vivado综合设计助手 - 帮助SystemVerilog支持 - 运营商
(Xilinx答复52198) Vivado综合设计助手 - 帮助SystemVerilog支持 - 程序编程分配
(Xilinx答复51533) Vivado综合设计助手 - 帮助SystemVerilog支持 - 任务和功能
(Xilinx答复51837) Vivado综合设计助手 - 帮助SystemVerilog支持 - 连接模块和接口
(Xilinx答复51838) Vivado综合设计助手 - 帮助SystemVerilog支持 - 包

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 14:12:03 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它