Aurora 64B66B v8.1或更早版本的设计咨询 - 核心初始化在连续的RESET和PMA_INIT输入上不一致
描述
当RESET / GT_RESET_IN输入多次应用于IP时，Aurora 64B66B v8.1及更早版本的IP内核在初始化期间有时会不稳定。
当核心针对Xilinx 7系列器件时，会观察到这种情况。
此答复记录提供了建立稳定的Aurora 64B66B内核的建议
解
Aurora 64B66B v9.1及更早版本在初始化阶段发现的所有问题都已在Aurora 64B66B v9.0核心中修复。
有关更多详细信息，请参阅更改日志或（Xilinx答复54368） 。
针对7系列器件的Aurora64B66B核心建议
使用Aurora 64B66B v8.1及更早版本但尚未完成生产测试的设计需要升级到Vivado 2013.3中提供的Aurora 64B66B v9.0内核。
使用Aurora 64B66B v8.1及更早版本的设计已投入生产并已通过验证 ，无需采取任何措施。
升级到Aurora 64B66B v9.0：
请参阅LogiCORE IP Aurora 64B / 66B V9.0 Vivado Design Suite 产品指南中的迁移部分：
http://www.xilinx.com/support/documentation/ip_documentation/aurora_64b66b/v9_0/pg074-aurora-64b66b.pdf
使用ISE定位7系列器件的设计指南：
Xilinx不打算对支持7系列器件的ISE 14.3中发布的Aurora 64B66B v7.3进行任何更新。
Xilinx建议将设计迁移到Vivado Design Suite，并将Aurora 64B66B v9.0用于针对7系列器件的设计。
Aurora 64B66B v9.0发生重大变化
- Aurora 64B66B v9.0 仅支持Verilog源代码 。
- VHDL用户可以通过Out Of Context流程使用仅限网表模式。
请参阅中的迁移部分适用于Vivado Design Suite的LogiCORE IP Aurora 64B / 66B V9.0产品指南 。
Aurora 64B66B v9.0具有几个易用性和调试功能，作为示例设计的一部分实现。
有关更多详细信息，请参阅更改日志或（Xilinx答复54368） 。
与以前版本的Aurora 64B66B向后兼容
预计Aurora 64B66B v9.0将与以前版本的核心向后兼容，并使用7系列器件进行相同配置。
例如：
配置类型为x的Aurora 64B66B v9.0预计在与7系列器件中具有相同配置的Aurora 64B66B v8.1的已在生产设计中连接时不会出现任何问题。
在2013.3发布之后，Xilinx计划在7系列器件中使用Aurora 64B66B v8.1验证Aurora 64B66B v9.0，并将结果发布在此答复记录中。
此外，Xilinx计划在针对7系列的Aurora 64B66B v9.0与针对6系列器件的Aurora 64B66B v7.3之间进行互操作性测试。
修复在Aurora 64B66B v9.0中完成
Xilinx强烈建议升级到Aurora 64B66B v9.0内核。
下面的列表包含v9.0中的一些重要IP更改。
修复了Aurora 64B66B v9.0内核的重置和初始化部分
| 症状 | 原因 | 修复细节 |
|---|---|---|
| Tx数据损坏 | 由于热复位 | 使用稳定时钟同步MMCM锁定信号 |
| Rx数据损坏 | 任何重置后 | CDR锁定建立后复位Rx缓冲区 |
| 热插拔导致软错误 | 链接伙伴上的异步重置 | 在热插拔序列中为远程代理提供重置的早期指示 |
在Aurora 64B66B v9.0核心的Architecture部分中完成了修复
| 类别 | 原因 | 修复细节 |
|---|---|---|
| 架构变革 | 架构稳健性 | 32位Rx路径，用于增加歪斜裕度。增加CB错误处理和删除冗余逻辑（PPM补偿逻辑和每通道指针比较） |
| 稳健性修复 | 分布式RESET逻辑 | 跨所有通道的公共复位排序，在恢复的时钟和用户时钟之间移除每通道复位同步器 |
| 功能启用 | 极性反转 | 更新RTL以启用极性反转功能 |
有关修复的更多详细信息，请联系FAE或I / O专家。
修订记录
10/23/2013 - 初始版本
