Xilinx MIG 7系列解决方案中心 - 设计助手 - 使用NCSIM仿真MIG DDR3示例设计

描述

MIG 7系列不支持NCSIM仿真,仅支持ISE仿真,Vivado仿真器和Modelsim。创建此答复记录是为了帮助需要使用NCSIM进行仿真的用户,并包括执行此操作的步骤和仿真脚本。

XIG NCSIM仿真不受支持,并且尚未经Xilinx全面测试,但此脚本已使用以下版本的软件和IP进行了验证:

操作系统:RHEL 5.6
ISE:14.6
NCSIM:IUS 11.1
MIG:MIG 7系列v2.0 DDR3
注意:本文是Xilinx MIG解决方案中心(Xilinx答复51313)的一部分 。 Xilinx MIG解决方案中心可用于解决与MIG相关的所有问题。无论您是使用MIG开始新设计还是对问题进行故障排除,都可以使用MIG解决方案中心来指导您获取正确的信息。

使用提供的脚本在IUS 11.1中仿真MIG 7系列DDR3示例设计的步骤:
1.创建CORE Generator项目。选择Verilog作为首选设计语言。
2.使用名称“mig_7series_ncsim”选择,配置,生成MIG 7系列DDR3设计。
注意 :如果更改了IP名称,则必须使用匹配的IP名称更新附加的rev_ncsim.zip第5行中包含的files_rev.f。
3.打开一个新终端并获取Xilinx环境(settings32.sh或settings64.sh)。
4.在终端中,浏览到MIG仿真目录(例如cd / <your_design_name> / example_design / sim /)。
5.下载附件“ncsim_rev.zip”并将内容解压缩到“sim”目录。
6.在终端中,键入“ncsim_run.sh”。应该出现NCSIM GUI。
查看MIG 7波形的步骤:
1.在过滤器字段中选择层次结构级别并过滤感兴趣的信号。
2.选择所需的仿真对象,右键单击并选择发送到目标 - > 波形窗口 。将打开一个新窗口。



3.选择您的时间分辨率,然后输入仿真的持续时间。
4.点击“ 播放”按钮进行仿真
5.要放大特定波形,请单击放大镜。
- Zoom Full =左键单击+向下拖动鼠标左键
- 缩小=左键单击+向上和向右拖动鼠标
- 放大=左键单击+向下拖动鼠标向右


注意 :如果使用不同版本的MIG或其他内存类型,则可能需要修改附加的脚本。

附件

相关附件

名称文件大小文件类型
ncsim_rev.zip 1 KB 压缩
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 13:15:15 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它