MIG 7系列 - 在Vivado中使用ChipScope内核时会生成严重警告

描述

发现版本: MIG 7系列v1.7
版本已解决:请参阅(Xilinx答复45195)

当ChipScope分析仪添加到MIG 7系列设计中时,Vivado Design Suite会在综合过程中产生以下严重警告:

严重警告:[Synth 8-3321] create_clock尝试在/proj/ipmig/pboya/mig/mig_7series_v1_7/GUI_Testing/072012/mig_7series_v1_7/example_design/par/proj1.srcs第2行的约束下设置未知端口/引脚上的时钟/sources_1/ip/ddr_icon/ddr_icon.constraints/ddr_icon.xdc。

严重警告:[Synth 8-3321] create_generated_clock尝试在/proj/ipmig/pboya/mig/mig_7series_v1_7/GUI_Testing/072012/mig_7series_v1_7/example_design/par/proj1.srcs的第3行设置未知端口/引脚上的时钟以进行约束/sources_1/ip/ddr_icon/ddr_icon.constraints/ddr_icon.xdc。

这些警告可以忽略。

修订记录
10/16/2012 - 初始版本

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 13:03:12 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它