MIG 7系列v1.7 QDRII + - 每字节写校准

描述

从MIG 7系列v1.7开始,QDRII +设计的写入校准阶段已得到增强,包括每字节写入校准,以便每个字节通道单独校准。

执行写入校准以使写入时钟K / K#居中到写入数据窗口中,并且无需单独校准每个字节,可以发生非最佳设置。以下是可能发生的方案示例:

从示例中可以看出,字节通道2不是最佳设置。字节字节校准应该增加所有字节组的数据窗口容限,并且已经包含在RLDRAM II和RLDRAM 3写入校准阶段中。
:Xilinx建议将现有的7系列DDR3设计升级到MIG 7系列v1.7以包含此校准增强功能。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 12:57:14 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它