MIG 7系列RLDRAM II / 3 - 在example_top模块中user_addr分配不正确

描述

找到版本: v1.7
版本已解决:请参阅(Xilinx答复54025)

由于在example_top模块中对user_addr的分配不正确,因此无法访问完整的地址范围。这将在尝试访问地址空间的上限时影响流程生成器模块。

要解决此问题,可以在example_top.v中进行以下RTL更改。

更改:
 assign user_addr [0+:ADDR_WIDTH] = tg_addr [ ADDR_WIDTH-1:TG_A_START ]; 

至:

 assign user_addr [0+:ADDR_WIDTH] = tg_addr [ TG_A_START +:ADDR_WIDTH ]; 

修订记录
10/01/2013 - 初始版本

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 12:56:54 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它