LogiCORE IP Aurora 8B10B v8.3,ISE 14.3 - 使用ISE生成的布局和布线网表的时序仿真中的CRC故障

描述

如果使用ISE设计工具生成的布局和布线网表,则在时序仿真中观察到CRC故障,并且由Aurora 8B10B内核附带的测试台发出TEST PASS和CRC FAIL消息。

CRC_PASS_FAIL_N和CRC_VALID信号用于检查Aurora 8B10B内核接收端的有效CRC。问题是CRC_PASS_FAIL_N信号在CRC_VALID被置位之前被置位。

需要在simulation / <component name> _tb.v模块中进行以下更改。请注意,#always延迟(以粗体显示)添加到always块中。

总是@(posedge crc_pass_fail_n_1)
开始
#1;
if(flag_1 == 1)
开始
flag_2 <= 1'b1;
flag_1 <= 1'b0;
结束
结束

总是@(posedge crc_pass_fail_n_2)
开始
#1;
if(flag_3 == 1)
开始
flag_4 <= 1'b1;
flag_3 <= 1'b0;
结束
结束

修订记录:
10/30/2012 - 初始版本

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 12:55:15 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它