Zynq-7000 SoC - 常见问题解答

描述

本答复记录包含Zynq-7000 SoC常见问题解答。

注意:此答复记录是Xilinx Zynq-7000 SoC解决方案中心(Xilinx答复52512)的一部分

Xilinx Zynq-7000 SoC解决方案中心可用于解决与Zynq-7000 SoC相关的所有问题。

无论您是使用Zynq-7000 SoC开始新设计还是解决问题,都可以使用Zynq-7000 SoC解决方案中心来指导您获取正确的信息。

热门常见问题解答

(Xilinx答复46778) 14.1 EDK,Zynq-7000 - 如何配置PS DDRC?
(Xilinx答复46881) Zynq-7000 Debug - 如何在ZC702板上设置第三方调试环境?
(Xilinx答复46871) 14.2 EDK,Zynq-7000 - 哪些IBIS模型应该用于Zynq?
(Xilinx答复46988) Zynq-7000 Debug - 如何从Lauterbach运行ps7_init.tcl?
(Xilinx答复47792) Zynq-7000 EPP,千兆以太网 - 支持的PHY模式有哪些?
(Xilinx答复51063) 14.1 Zynq-7000 - 为什么在使用反馈时钟时QSPI编程不工作?
(Xilinx答复51248) Zynq-7000 - ZC702支持哪种QSPI时钟模式/速度?
(Xilinx答复51778) Zynq-7000 - PS DDR3 CKE信号应如何终止?
(Xilinx答复46911) EDK 14.1 Zynq-7000 - 如何为第二个CPU内核创建存根?
(Xilinx答复47167) 14.1 EDK,Zynq - 为什么只有一半的PS DDR内存可以与MicroBlaze连接使用?
(Xilinx答复51790) Zynq-7000 - 如何使用DDRC地址映射?
(Xilinx答复50935) Zynq-7000 EPP - VCCAUX是否为处理器系统(PS)供电?
(Xilinx答复50898) 14.1 EDK / SDK - Zynq器件DDRx控制器是否存在ECC限制?
(Xilinx答复51996) Zynq-7000,DDRC - 什么是Zynq处理系统DDR数据表参数?
(Xilinx答复52491) 14.3 EDK,Zynq-7000 - 如何以最高频率运行Zynq PS-PL AXI接口?
(Xilinx答复52252) Zynq-7000 SoC ZC702评估套件TRD - 为什么在使用14.1或14.2 TRD设计的Avnet IMAGEON FMC子卡时未检测到我的1080p60输入?
(Xilinx答复50499) 14.2 EDK - 切换PS_SRST_B在使用BOOT.bin从SD或QSPI启动时不配置PL
(Xilinx答复51782) EDK-14.3,Zynq-7000:FSBL中使用的默认QSPI接口时钟频率是多少以及如何加速它?

查看所有Zynq-7000问题。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 12:54:22 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它