LogiCORE IP SMPTE UHD-SDI - Vivado 2015.1工具及更高版本的发行说明和已知问题

描述

此答复记录包含SMPTE UHD-SDI Core的发行说明和已知问题,包括以下内容:

  • 一般信息
  • 已知和已解决的问题
  • 修订记录

本发行说明和已知问题答复记录适用于Vivado 2015.1及更高版本中生成的核心。

SMPTE UHD-SDI LogiCORE IP页面:

https://www.xilinx.com/products/intellectual-property/uhd-serial-digital-interface.html

一般信息

支持的器件可在以下三个位置找到:

有关所有版本的新功能和添加的器件支持列表,请参阅Vivado中核心可用的更改日志文件。

版本表

此表将核心版本与包含它的第一个Vivado设计工具发行版本相关联。


核心版本 Vivado工具版 IP变更日志 IP补丁
v1.0(第5版) 2018.2 不用找了 (Xilinx答复71286)
v1.0(第5版) 2018.1 不用找了
v1.0(Rev。5) 2017.3 (Xilinx答复69903)
v1.0(Rev.4) 2017.1 (Xilinx答复69055)
v1.0(Rev。3) 2016.3 (Xilinx答复68021) (Xilinx答复68741)
v1.0(Rev。2) 2016.1 (Xilinx答复66930)
v1.0(Rev。1) 2015.3 (Xilinx答复65570)
V1.0 2015.1


一般指导

下表提供了使用SMPTE UHD-SDI核心时的一般指导的答案记录。


文章编号文章标题
(Xilinx答复62645) 可以支持非标准分辨率吗?
(Xilinx答复65953) 如何将RGB数据映射到SMPTE SD / HD / 3G-SDI Core?


已知和已解决的问题

下表提供了SMPTE UHD-SDI内核的已知问题,从v1.0开始,最初在Vivado 2015.1中发布。

注意: “找到的版本”列列出了首次发现问题的版本。

问题可能也存在于早期版本中,但尚未执行特定测试来验证早期版本。


文章编号文章标题找到版本版本已解决
(Xilinx答复71351) ST352有效载荷ID数据包仅插入奇数数据流(Y信道),用于12-SDI模式 v1.0(第5版) N / A
(Xilinx答复67862) 为什么我无法在40 / 48fps(3G或6G)或48xps(12G)输入的3840x2160上正确检测1920x1080? v1.0(Rev。2) v1.0(Rev。3)
(Xilinx答复68754) 当SDI电缆未连接时,为什么rx_mode_locked和rx_t_locked保持切换 v1.0(Rev。3) v1.0(Rev.4)
(Xilinx答复68794) UHD-SDI内核在EDH TX路径上显示定时错误 v1.0(Rev。3) v1.0(Rev.4)
(Xilinx答复67742) XAPP1248 - 2016.2中UHD-SDI内核的综合阻止接收器锁定到输入视频 N / A N / A
(Xilinx答复66734) 为什么我不能用GTH定位Virtex UltraScale器件? V1.0 v1.0(Rev。2)
(Xilinx答复56449) 当没有连接SDI电缆时,rx_locked偶尔断言 V1.0

修订记录:

2018年7月20日补充(Xilinx答复71351)
2018年5月1日补充(Xilinx答复62645)
2018年4月4日将v1.0( Rev。3) ,v1.0( Rev。4)和v1.0( Rev。5)添加到版本表和(Xilinx答复67862)
2016年8月24日补充(Xilinx答复67742)
2016年6月22日添加(Xilinx答复56449)(Xilinx答复65953)
2016年4月6日添加(Xilinx答复66734)并将v1.0(Rev。1)和v1.0( Rev。2)添加到版本表
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 09:13:35 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它