Vivado仿真器 - 如何在Vivado仿真器中生成用于功耗分析的.saif文件

描述

如何在Vivado XSIM中生成.saif文件?

请按照以下步骤生成.saif文件。

1.仅使用Verilog网表而不是VHDL运行后实现功能仿真。
2.在XSIM中打开功能仿真后,在Tcl控制台中键入以下命令:
 open_saif
log_saif [get_object / <toplevel_testbench / uut / *>]
运行* ns
close_saif

使用log_saif命令时,它只会记录参数中指定的信号,默认情况下不会记录仿真波形视图中看到的信号。

如果您希望观察特定信号或内部信号,您需要专门添加它们,以下是如何执行此操作的示例:
设置top_level [get_obj]
选择top_level TB时运行此选项。
设置my_int_signal1 [get_objects {/ my_TB / uut / Module_1 / sub_module1 / CLK}]
设置my_int_signal2 [get_objects {/ my_TB / uut / Module_1 / sub_module3 / EN}]

设置saif_signals [get_obj $ top_level $ my_int_signal1 $ my_int_signal2]
这将上面定义的所有信号组综合一个变量。
 log_saif [get_objects $ saif_signals]
这会将组合信号记录到.saif文件中。
运行xx ns
close_saif


或者,您可以执行以下操作:
 log_saif [get_objects $ top_level] 
log_saif [get_objects $ my_int_signal1]
log_saif [get_objects $ my_int_signal2]
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-31 08:54:10 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它