为什么LUT2,LUT3,LUT4,LUT5,LUT6原语作为时钟网络报告中某些时钟的缓冲区?为什么寄存器的D输入是负载而不是C(时钟)输入?

描述

在分析时钟网络时,在一些设计中,Vivado为我的时钟显示LUT原语缓冲区:

report_clock_networks-LUT-buffer.png
在某些情况下,寄存器的输入显示在时钟网络报告中:

screenshot_001.jpg

这是时钟网络的预期行为吗?

“report_clock_networks”跟踪设计中的每个时钟。

时钟是驱动锁存器的G输入或顺序元件的时钟输入(如寄存器,Block RAM和DSP)的信号。

一旦信号被识别为时钟,它将显示从源到所有负载的该信号的整个树,包括诸如LUT的非顺序元件。

计划在时钟网络报告中添加过滤器,仅显示顺序元件。


时钟网络报告显示了设计的真实情况。

如果时钟由LUT缓冲,则会在时钟网络报告中显示。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 22:00:40 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它