JESD204 PHY v1.0 - TX_RESET_GT和RX_RESET_GT影响7系列FPGA的Tx和Rx SERDES

描述

在为7系列生成JESD204 PHY内核v1.0时,tx_reset_gt会影响TX和RX SERDES。

rx_reset_gt也是如此。

在JESD204B_block.v文件中,tx_reset_gt和rx_reset_gt都驱动rst_in信号,该信号为TX FSM和RX FSM提供软复位。

这种互动是否正确?

这种互动是不正确的。

JESD204 PHY内核应具有用于RX和TX方向的独立复位输入; tx_reset_gt连接到JESD204发送内核,rx_reset_gt连接到JESD204接收内核。

这已在JESD204 PHY核心v2.0中修复。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 20:52:45 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它