使用Vivado仿真库 - UNIMACRO库

描述

在设计中实例化组件时,仿真器必须引用描述组件功能的库,以确保正确仿真。

Xilinx库根据模型的功能分为几类。

您必须根据仿真点指定不同的仿真库。

本文更详细地描述了UNIMACRO库。

当RTL实例化器件宏时,UNIMACRO库用于行为仿真。

有关器件宏的列表,请参阅(UG953) Vivado Design Suite 7系列FPGA和Zynq-7000 SoC库指南
宏基于宏参数设置绑定到器件基元。

因此,在功能仿真中,使用UNISIM库。

VHDL UNIMACRO库
VHDL UNIMACRO库位于<Vivado_Install_Dir> / data / vhdl / src / unimacro

要使用这些宏,请在每个文件的开头放置以下两行:
库UNIMACRO;
使用UNIMACRO.Vcomponents.all;
您还必须编译库并将库映射到仿真器。

该方法取决于仿真器。

Verilog UNIMACRO库
Verilog UNIMACRO库位于<Vivado_Install_Dir> / data / verilog / src / unimacro
在Verilog中,各个库模块在单独的HDL文件中指定。

这允许-y库规范开关在指定目录中搜​​索所有组件并自动扩展库。

在VHDL中需要使用模块之前,不需要在HDL文件中指定Verilog UNIMACRO库。

Verilog区分大小写,因此请确保UNIMACRO宏实例符合大写命名约定,例如BRAM_TDP_MACRO。
如果使用预编译库,请使用正确的仿真器命令行开关指向预编译库。

以下是Vivado仿真器的示例:
-L unimacro_ver -L unisims_ver
还指出了UNISIM库,因为UNIMACRO模型实例化了底层的UNISIM模型。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 20:49:04 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它