JESD204 - 复位脉冲宽度信息

描述

对于JESD204内核,rx_reset_gt复位脉冲宽度设置为什么?

对于JESD204,rx_reset_gt信号的复位脉冲保持高电平,持续12个AXI时钟周期。这是为了确保在AXI时钟比DRP clk快得多时看到复位脉冲。

由于JESD204内核的rx_reset_gt输出位于AXI时钟域而非核心时钟域,因此脉冲保持高电平持续12个AXI时钟周期。

从Vivado 2015.3开始,只有GT通道被重置而不是PLL。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 19:44:22 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它