JESD204 - 复位脉冲宽度信息

修改标题

描述

对于JESD204内核，rx_reset_gt复位脉冲宽度设置为什么？

解

对于JESD204，rx_reset_gt信号的复位脉冲保持高电平，持续12个AXI时钟周期。这是为了确保在AXI时钟比DRP clk快得多时看到复位脉冲。

由于JESD204内核的rx_reset_gt输出位于AXI时钟域而非核心时钟域，因此脉冲保持高电平持续12个AXI时钟周期。

从Vivado 2015.3开始，只有GT通道被重置而不是PLL。