JESD204—2017.1 -UltraScale/UltraScale+IGBFDSGTGTE输出不稳定性

描述

当使用JESD204内核和PHY时钟配置时,使用RIFCK作为核心时钟,可以看到来自iBFDSJGTE的时钟输出不稳定性。




解决方案

馈送CIEEL CLK的iBFDS1/GTE不能保证在器件配置完成后直到250μs稳定。

出于这个原因,核心和任何由CIEEL CLK(例如,任何AXI4流逻辑)计时的器件在器件配置完成之后必须保持在250μs的重置状态。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 18:33:55 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它