2017、X VIVADO综合-已知问题

描述

这个答案记录列出了2017。x VIVADO综合的已知问题。

解决方案

2017.1 ViVADO综合已知问题

(赛灵思解答64777)VIVADO综合-System Verilog案例内部范围表达式支持
(赛灵思解答67947)ViVADO综合-XDC在第二个综合器设计运行之前读取,在非项目模式TCL脚本流中不被综合使用
(赛灵思解答66280)VIVADO综合-端口逻辑在系统Verilog接口不包含端口方向时被裁剪
(赛灵思解答67946)VIVADO综合-不支持使用VHDL配置而不使用组件实例化语句
(赛灵思解答67943)VIVADO综合-“BrimeBox=false”不起作用
(赛灵思解答66484)VIVADO综合-使用错误的MEM文件与RealMeMH综合
(赛灵思解答65764)ViVADO综合-参数化实例化不支持自底向上的OOC流
(赛灵思解答66918)VIVADO综合-组件映射中的通用数组的部分分配未正确处理
(赛灵思解答66920)VIVADO综合-端口定义为包含空向量的记录,使整个记录/端口被忽略。
(赛灵思解答65418)VIVADO综合——VLVADO不传递RTL中的Verilog端口方向问题
(赛灵思解答65407)2014.3综合-错误[Syth-81730]不能调用纯函数XX中的副作用过程打印
(赛灵思解答65409)VVADO综合-“[SUNTH-868]型端口不匹配”端口映射与VHDL别名导致VIVADO综合误差
(赛灵思解答65413)VIVADO综合:在访问字符串数组时不支持RLoC和BEL属性
(赛灵思解答65419)VIVADO综合- RAM初始化代码的长运行时间
(赛灵思解答64019)VIVADO综合——AycCyReg在HDL中应用于网络信号时没有被应用到寄存器中
(赛灵思解答64023)VVADO综合-在FabPARAM中使用的分层名称导致“错误:[综合器8-27 ]复杂的FabPARAM不支持”
(赛灵思解答64021)VIVADO综合- RAM不推断何时“等待”用于时钟
(赛灵思解答63992)VIVADO综合-寄存器的反馈回路中的LUT1反相器也在复制时由于Max扇出属性复制寄存器而被复制
(赛灵思解答64042)VVADO综合——在VHDL中使用“X”和“U”比较导致综合网表中的意外逻辑
(赛灵思解答64032)ViVADO综合-关键警告:[网表29 -180]单元'FDCPE '不是Vistouu部分的支持原语
(赛灵思解答64031)VIVADO综合——RTL中使用自定义属性的问题
(赛灵思解答64030)ViVADO综合-在XDC中只对宽总线中的一个比特应用Max VFAUT得到其他位的注释
(赛灵思解答64049)VIVADO综合-寄存器在其复位值或初始值为非零时不被吸收到BRAM中。
(赛灵思解答64034)VIVADO综合-在运行OOC流时获得“错误:[综合器8699]类型不匹配端口关联”,其中NETLIST工具不能将顶层和OOC模块放在一起
(赛灵思解答64033)2015.1 VIVADO综合:错误:[综合器82548 ]非零范围声明RAM(MeMyReg)不支持。用于MSB或LSB的0用于RAM声明
(赛灵思解答64044)ViVADO综合-警告:[Syth-8152]案例项2'BX1与以前的案例项(S)重叠
(赛灵思解答62162)ViVADO综合-为什么当负载处于不同的层次结构和层次结构时,Max VANOUT不工作?
(赛灵思解答62099)VIVADO综合-为什么触发器没有被打包到IOB中,当DONTHTouTous&IOB属性应用于HDL时?
(赛灵思解答58025)VIVADO综合- BRAM推断失败,因为同步读地址寄存器的同步复位
(赛灵思解答61922)VIVADO综合- VIVADO综合利用非对称BRAM推理的奇偶校验位吗?
(赛灵思解答62165)VIVADO综合-错误:[综合-1716]不能从“纯函数”Fo'中访问“i”。
(赛灵思解答62121)VIVADO综合——TCL/GUI模式不支持非整数泛型
(赛灵思解答61995)VIVADO综合-深度非功率为2时块RAM(坏区QOR)的次优推断
(赛灵思解答60921)VIVADO综合- FIFO-SysCyMa宏通过综合裁剪
(赛灵思解答60912)VIVADO综合:实例化中重写的Verilog参数失败:“错误:[综合器-834 38 ]”
(赛灵思解答60913)2014.2 ViVADO综合不推断DSP48默认恒定乘法器
(赛灵思解答61009)2014、X VIVADO综合-MREG总是选择在PREG上,如果推断DSP48时只能使用其中一个。
(赛灵思解答60104)VIVADO综合- FSM没有推断状态寄存器被分配了一个信号(非常量)
(赛灵思解答61027)ViVADO综合-综合报告中的“块RAM”表不反映设计中使用的所有BRAM
(赛灵思解答61030)VIVADO综合-“错误:[综合器826]”是在SystemVerilog文件中用结构类型实例化具有记录类型端口的VHDL时给出的
(赛灵思解答57854)2014.1个VIVADO综合-非对称BRAM推理的某些模式不成功
(赛灵思解答60057)2014.1个VIVADO综合-“IOIBuffelyType”属性设置为“iBFG”在输入端口上不工作
(赛灵思解答60061)VIVADO综合-推断动态SRL的init值不正确
(赛灵思解答60054)VIVADO综合-“错误:[综合器8517]”在“0”和“L”或“1”和“h”值都在case语句中使用时给出。
(赛灵思解答60092)VIVADO综合-子模块接口即使在低级层次中有Trimes时也会被修改,即使是“-FLANTENG层次结构”。
(赛灵思解答60073)2014.1 VIVADO综合-错误:[Syth-8380]循环条件在2000次迭代后不收敛
(赛灵思解答60015)2014.1 VIVADO综合-错误:[Sturth-8550]端口宽度不匹配在端口'Din [a]的实例数组中
(赛灵思解答60013)ViVADO综合-“临界警告:[综合器-83352]多驱动网络”由连续赋值语句和线声明引起
(赛灵思解答60011)VIVADO在项目模式和非项目模式下综合日志文件。
(赛灵思解答59980)ViVADO综合——当从2013.4移动到2014.1时,得到一条消息,称“ViVADO不再使用“工作”作为默认库。您的文件已被移动到一个新的默认库“XILL Debug”中
(赛灵思解答60213)VIVADO综合——在不支持向量的端口上应用于RTL中的LOC约束
(赛灵思解答58574)2013.3 VIVADO综合:对推断FSM所需的最小状态数有限制吗?
(赛灵思解答57981)VIVADO综合-当输入端有一个不兼容的接口时,我们是否将ROM封装到块RAM中?
(赛灵思解答58691)ViVADO综合-一个临界警告发生,说明现有的主或次单元被覆盖[Syth-8425]或[Syth-8425]。
(赛灵思解答57983)VIVADO综合-松散时序约束导致LUTRAM而不是块RAM
(赛灵思解答57963)VIVADO综合-黑匣子上未连接的引脚。
(赛灵思解答57975)ViVADO综合-使用System Verilog解压缩数组时的实例数组问题
(赛灵思解答57984)VIVADO综合支持CCOR2函数吗?
(赛灵思解答56211)VIVADO综合支持使用Reg声明支持二维数组初始化吗?
(赛灵思解答57964)VVADO综合-用VHDL时间数据类型发布
(赛灵思解答58022)VVADO综合-来自VHDL记录类型的信号的网表名称已经改变。
(赛灵思解答56456)VIVADO综合-如何手动设置我的HDL文件?
(赛灵思解答56457)ViVADO综合- VIVADO综合推断当读取地址和输出数据在HDL代码中注册时,最优块RAM吗?
(赛灵思解答55914)ViVADO综合-什么是VIVADO综合包括项目的文件搜索顺序,非项目模式?
(赛灵思解答54074)VIVADO综合-综合给出了一个“模块未发现”错误的EDIF模块。
(赛灵思解答55989)VIVADO综合-为什么Xilinx IP不会完全变平?
(赛灵思解答56371)ViVADO综合——如何加快综合过程中的XDC约束处理?
(赛灵思解答56370)ViVADO综合-“-VBOSE”的综合器设计TCL命令不能正常工作,还有什么可选方案?
(赛灵思解答55942)VIVADO - VIVADO综合-为什么我的EDF/NGC文件的输入没有连接?
(赛灵思解答55203)ViVADO 2013 .X VIVADO综合-运行时优化选项在传递到指向性开关时的目的是什么?
(赛灵思解答55224)VIVADO - 2013。VIVADO综合-什么是“OutoX上下文”选项用作模式切换的一部分的目的?
(赛灵思解答55225)VVADO - VIVADO综合-如何在较长的开发周期中绕过更长的约束验证时间?
(赛灵思解答51163)VIVADO综合--Edif网表文件不支持的Max扇出综合属性
(赛灵思解答55302)VIVADO综合-替代HDL编码风格,以减少更长的运行时间。
(赛灵思解答55135)VIVADO综合-不支持系统Verilog构造
(赛灵思解答55196)VVADO综合-什么特征不支持VVADO综合DSP48推理?
(赛灵思解答55194)ViVADO综合-什么是ViVADO综合系统Verilog的最佳实践?
(赛灵思解答54551)ViVADO综合——ViVADO综合如何处理进口核心网表?
(赛灵思解答53524)ViVADO综合- ViVADO综合合并多个寄存器,分别声明并用作DSP48的输出寄存器总线?
(赛灵思解答53505)VVADO 2012?X-VIVADO综合- VIVADO综合推断一个块RAM在异步复位输出寄存器?
(赛灵思解答53507)VVADO 2012?X-VIVADO综合-ViVADO综合推断块RAM的多维数组大于二维?
(赛灵思解答52335)为了使用ViVADO综合工具做自下而上的综合,今天推荐的步骤是什么?
(赛灵思解答52333)为什么VIVADO综合产生“错误:[综合器8- 2414]不支持的RAM模板”当超过两个时钟存在于块RAM存储器中推断HDL代码?
(赛灵思解答52331)VIVADO综合支持VHDL记录类型来建模内存并推断块RAM吗?
(赛灵思解答52304)VIVADO综合支持IEEE MathiRealm和提出的包库吗?
(赛灵思解答52303)ViVADO综合支持可恢复存储阵列吗?
(赛灵思解答52301)ViVADO综合支持RealthCype选项吗?
(赛灵思解答46743)ViVADO综合能够在FLANTENL层次结构被设置为无时推断出较低层次设计中的三态逻辑吗?
(赛灵思解答52086)ViVADO综合-警告:[Syth-81824]对文件和L.No.G.V.H.订购时发现的循环依赖性
(赛灵思解答47454)VIVADO综合- VIVADO综合通过工作库VHDL实体支持Verilog模块实例化吗?
(赛灵思解答51087)VIVADO综合工具支持物理约束吗?
(赛灵思解答51088)作为真正的双端口RAM编码风格的一部分,ViVADO综合在两个端口在同一个/进程块中指定时生成RAM吗?


2017.1维瓦多综合解决问题

(赛灵思解答67948)VIVADO综合-后综合DRC警告PLHOLDVIO 1:LUT& LT;LutyCyelyNo.Gt;



2017.3 ViVADO综合已知问题


(赛灵思解答67947)ViVADO综合-XDC在第二个综合器设计运行之前读取,在非项目模式TCL脚本流中不被综合使用
(赛灵思解答66280)VIVADO综合-端口逻辑在系统Verilog接口不包含端口方向时被裁剪
(赛灵思解答67946)VIVADO综合-不支持使用VHDL配置而不使用组件实例化语句
(赛灵思解答67943)VIVADO综合-“BrimeBox=false”不起作用
(赛灵思解答66484)VIVADO综合-使用错误的MEM文件与RealMeMH综合
(赛灵思解答65764)ViVADO综合-参数化实例化不支持自底向上的OOC流
(赛灵思解答66918)VIVADO综合-组件映射中的通用数组的部分分配未正确处理
(赛灵思解答66920)VIVADO综合-端口定义为包含空向量的记录,使整个记录/端口被忽略。
(赛灵思解答65418)VIVADO综合——VLVADO不传递RTL中的Verilog端口方向问题
(赛灵思解答65407)2014.3综合-错误[Syth-81730]不能调用纯函数XX中的副作用过程打印
(赛灵思解答65409)VVADO综合-“[SUNTH-868]型端口不匹配”端口映射与VHDL别名导致VIVADO综合误差
(赛灵思解答65413)VIVADO综合:在访问字符串数组时不支持RLoC和BEL属性
(赛灵思解答65419)VIVADO综合- RAM初始化代码的长运行时间
(赛灵思解答64019)VIVADO综合——AycCyReg在HDL中应用于网络信号时没有被应用到寄存器中
(赛灵思解答64023)VVADO综合-在FabPARAM中使用的分层名称导致“错误:[综合器8-27 ]复杂的FabPARAM不支持”
(赛灵思解答64021)VIVADO综合- RAM不推断何时“等待”用于时钟
(赛灵思解答63992)VIVADO综合-寄存器的反馈回路中的LUT1反相器也在复制时由于Max扇出属性复制寄存器而被复制
(赛灵思解答64042)VVADO综合——在VHDL中使用“X”和“U”比较导致综合网表中的意外逻辑
(赛灵思解答64032)ViVADO综合-关键警告:[网表29 -180]单元'FDCPE '不是Vistouu部分的支持原语
(赛灵思解答64031)VIVADO综合——RTL中使用自定义属性的问题
(赛灵思解答64030)ViVADO综合-在XDC中只对宽总线中的一个比特应用Max VFAUT得到其他位的注释
(赛灵思解答64049)VIVADO综合-寄存器在其复位值或初始值为非零时不被吸收到BRAM中。
(赛灵思解答64034)VIVADO综合-在运行OOC流时获得“错误:[综合器8699]类型不匹配端口关联”,其中NETLIST工具不能将顶层和OOC模块放在一起
(赛灵思解答64033)2015.1 VIVADO综合:错误:[综合器82548 ]非零范围声明RAM(MeMyReg)不支持。用于MSB或LSB的0用于RAM声明
(赛灵思解答64044)ViVADO综合-警告:[Syth-8152]案例项2'BX1与以前的案例项(S)重叠
(赛灵思解答62162)ViVADO综合-为什么当负载处于不同的层次结构和层次结构时,Max VANOUT不工作?
(赛灵思解答62099 ...
(更多...)
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 18:33:48 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它