CPRI V61,7系列-需要GT更新生产GTP收发器重置逻辑和TX缓冲旁路在GTP/GTX和GTH收发器

描述

CPRI核心的版本6.1与最新的收发器设置一起发布。但是,请确保在ARTIX-7 FPGA的设计咨询主回答记录中有详细的更新。(赛灵思解答51456)已被应用。

解决方案

TX同步控制器改变

(赛灵思解答55009)描述对CPRI核心6.1版本中不存在的相位对齐实现的所需更改。因此,使用GTP收发器的设计必须遵循以下步骤。

步骤1

用户应该首先在核心生成器工具中打开7系列FPGA收发器向导核心的版本2.5,并生成具有协议模板设置为CPRI的核心。在生成之后,用户应该将GTMZZARADV2V5XTXMUAL ALPHEAL SealEngReal.VHD文件从GTWZADARV2V2Y5/Excel设计目录复制到CPRI核心的Excel设计/GTPY和TycLe/GTP目录中。该文件以及其中存在的实体和体系结构应重命名为lt;此外,GTHZADARV2VY55SycCyBoo.VHD和GTwitZADARV2VY5SycCyPulk文件应该被复制并添加到ISE项目或实现和仿真脚本文件中。

步骤2

然后,用户应该在CPRI核心包装文件中包含手动TX相位对齐块。要做到这一点,请编辑CPRI核心文件ExpRePuthDealth/Gtpl和yCl//lt;

删除CPRIV6VY1LXTXYSCONC组件,并将其替换为手动相位对齐文件的组件声明:

组件&名称;
γ(α数)α(α):整数范围1至32:=4;
第0~31:=0


γ-端口(StaseLyCalth-Y.S.Y.A)
在StdyLogic中,α,β,α,β,α,β,β;
在StdyLogic中,α、β、β、α、β、α、β、α、β、β、β、α、β、β、β、β、β、β、β、β、β等;
第0阶段;
第二类:TXDLYSSERADE,α,β,α,α,α,α,β,α,α,β,α,β,β,TXDLysRead;
α,β,α,β,β0;
α,β,α,α,α,α,β,α,β,α,β,α,β,α,β,α,β,α,β,α,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β
α,β,α,β,β0;
(0):(S=)(其他=gt;0′);
α,β,α,β,β0;
(0):(S=)(其他=gt;0′)
第二类;
端部元件;

步骤3

相位对齐块(TXY-SycCII)的实例化也应该改变。要做到这一点,L&ClultTyNo.GTY和O.Clord.VHD文件的标题为“TX缓冲区旁路逻辑”的部分应改为:

------------------TX缓冲区旁路逻辑----------------------------------------------------------------------------------------------------------------------------------
TX同步模块驱动绕过TX缓冲器所需的端口。
如果你绕过TX缓冲区,在你自己的设计中包含TX同步模块。
(0);
α~(1);
γ-噻嗪酮,β-噻吩唑啉;
γ- TXSCONCYNEX-Y.A,β,α,β;
(1);


TyxSycCiI: &组件名称No.TXSYNC
α-泛型映射
α(α数),α=>1;
M.Smith-LaeeSuix[Y]=>0
第二)
β-端口映射
(α)
一个稳定的时钟,即:
第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第二、第四、第二、第二、第二、第二、第二、第二、第二、第四、第二、第二、第二、第二、第二、第四、第二、第二、第四、第二、第二、第二、第二、
一种新的方法。
α-α-π~(Ⅳ)的配位
TydLySeRead、TyxDysStRead、TyxSysReSead、TyxDysReSeTest-VEC、
TyxDysReStEtdo-To,S.
TypHiNIT-A,β,α,β,α,β,β,β,β,β,
TypHiNITONTH.E.
Tythangang-yx~(?)
γ-x~(2+)-TxPluldodo-S.
Tydlayn,β,α,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β,β


TxdLysRead,γ,α,π,π;
TxdLysReTeDeNeE-VEC(0)<= TxDysReSeTeTo;
(0);
(0);
TxpHealdoeNeVEC(0)α<
(0);
TxPHINITONEY-VEC(0)α<

{ ReSeTypPlord&lt;=不(TXY-ClkYOK和TXRESETON);

更改在标题为“RX缓冲区旁路逻辑”的部分结束。

步骤4

下面的信号应该在文件中声明:

信号txdysReSeTeVeC.Vix.V.E.S.(0下降到0);
信号txdLysReTeNeDeNeVECα:STdLogLogic向量(0下降到0);
信号TxPHINITITIVEC(EXYL):SdLogLogic向量(0下降到0);
信号TxPHINITONEY-VECα和α:STdLogLogic向量(0下降到0);
信号txPixOrthixVeC.1,StdLogLogic向量(0下降到0);
信号txPieldEnEnVIEC**:STdLogLogic向量(0下降到0);
信号TxdLyEnE-VEC,α,β,(0下降到0);
信号相位校准,即:STDYLogic;
信号恢复对准,即:StdLogic;

步骤5

最后,在该文件中,应该将相位对齐块的完成输出添加到TXY-SycCyrST信号的生成中:

TXYSycCyrrt<=不(Txl Clksik OK和TxReSeTeTo和PrimeEI对齐完成);

步骤6

完成更改(赛灵思解答55009)TXSCONCYOVRD收发器参数应设置为1。这是在Excel设计的/GTPL和TyCl/GTP/&LT;组件名No.V7HGTZZARD.VHD文件中设置的:

TxSycCyvOrddIn中的一个


复位顺序改变

(赛灵思解答53561)描述使用GTP收发器进行设计的接收器复位过程的更改。这些变化不存在于CPRI核心的版本6.1中。建议客户升级到2013.1发布的CPRI核心版本7。
如果不可能升级到版本7,可以将所需的更改添加到版本6.1的GTP设计中,通过将下面的步骤中描述的建议状态机添加到Excel设计/GTPY和OA时钟//LT;

步骤1

首先,在Excel中设计了以下几行:GTPL和TyCl//lt;

gtxtxRead & lt=(RSTY-CONTUTHONE)和(复位或GTyReSeTeLeReq或Ro(RXPLLKDET))或RealDoKyRead;
gtxrxRealth&lt;=(RSTY-CONTUTHONE)和(复位或GTyReSeTeLeReq或Ro(RXPLLKDET))或RealDoKyRead;

应用以下代码替换:

gtxtxRead & ...
(更多...)
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 18:06:14 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它