影响,7系列-当配置SSET器件SARTUPCLK必须设置为JtagClk,以避免在SLR启动之间的延迟

描述

如果在JTAG上配置堆叠硅互连技术(SSET)器件,我的设计没有按预期启动。

JTAG配置会影响我的DEISGN如何初始化吗?

解决方案

在JTAG配置之后可以看到在SSET器件中启动SLR之间的延迟。如果配置启动时钟未设置为JtagClk,则会发生这种情况。对于非SSIT器件的影响,启动时钟设置不应影响器件初始化。然而,对于SSET器件,启动时钟必须设置为JTAG。算法影响使用不会立即启动所有SLR,除非JTAG时钟是在比特流生成中选择的。这样做:

伊斯
G StuttupCK:JTAGLCK

维瓦多
StIy属性BITSTREAM.STARTUP.STARTUPCLK JtagClk [当前设计]

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 17:59:02 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它