ISE映射-错误:物理设计规则:1487——放置的IODLAYE1组件

描述

在图中出现了下列错误,其中一个错误的IOIDER配置涉及VARYLUBLADABLE模式:

错误:物理设计规则:1487——放置的IODLAYE1组件
Ii DATAAI接口/PRONELL BYDATAAcPLA/IO〔0〕IO Delaye1i数据具有连接到信号的C引脚
IiDATA接口,Pro/ChannLeB2DATAActh/GalpLaLogLog0,而相邻站点具有放置的ISEDESe1组件
Ii DATAAI接口/PRONELL BYDATAAcPLI/IO〔0〕
Ii DATAAI接口/PRONEL这两个引脚共享路由资源和使用
单独的信号会产生路由资源冲突。这两个引脚只能使用一个信号。

解决方案

请参阅VIETEX-6 FPGA选择资源用户指南(UG361),在“iDelaye1端口”部分下。

“时钟输入-C”
IODelaye1原语(RST,CE和INC)的所有控制输入与时钟输入(C)同步。
当IODALYE1配置为可变或可变负载模式时,时钟必须连接到该端口。
C可以是局部倒置的,并且必须由全局或区域时钟缓冲器提供。
该时钟应该连接到选择逻辑资源中的同一时钟(当使用ISEDES和OSDEDES时,C连接到CLKDIV)。

C引脚应该连接到相同的时钟作为ISEDES的CKDIV。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 17:51:23 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它