PrimeLoad 14.6——当ZYNQ PrimeXPPS项目包含一个AXIB BRAM CCTRL IP时,SDK中不能打开“程序FPGA”

描述

将一个PrPrimeProject创建为一个附加的XPS项目,该子模块包括AxiBrimaCCTRL IP。

然后用“包含比特流”选项将其导出到SDK。

然而,FPGA现在不能从SDKProgram。

如何解决这个问题?

解决方案

这个问题只出现在“包含比特流”选项在PlanAhead的“导出硬件SDK”屏幕中被选中时。

为了解决这个问题,生成比特流,但是不要在PlanAhead的“SDK导出硬件”屏幕。

export_sdk.png

若要从SDKProgramFPGA,请从PrimION项目目录中的.Run.*目录中导航到.IMP1文件夹中的.BIT和.BMM文件,如下所示:

export_sdk2.png

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 17:48:46 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它