SPLANCHON——SPATN-3 FPGA第7Bank(P77和P78)的LVDS引脚分配问题
描述
该设计的目标是器件SP34 00 -TW144-4。
我在PrimeAccess工具中创建设计,并将LVDS差分端口分配给P77和P78。
执行过程中发生以下错误:
[约束5 ]不能在站点P77上LOC终端'LVDSYP(1)',站点PAD124不是差异对的一部分[“C:MyOPROj\Purrase3\PrimeStudio3.Run\IMPOL11S2\.Culss\LVDSYErr.UCF::5”
[约束5 ]不能在站点P78上LOC终端'LVDSYN(1)',站点PAD123不是差异对的一部分[“C:MyOPROj\Purrase3\PrimeStudio3.Run\Pix11S2\.Culss\LVDSYErr.UCF::7”
为什么会出现这种错误?
解决方案
P77和P78是差分端口。然而,PrimeLoad工具不将它们显示为差分对,并且不能遵守约束。
为了解决这个问题,在ProjaveNavigor中实现设计,或者使用IE命令行工具。
添加评论