1

请教与lattice FPGA/CPLD spi配置相关的一些问题

1.feature row怎样配置 ?
feature row已经可以配置
目前feature row已经可以配置到lattice芯片中。
按照在spreadsheet view,SDM_PORT设置成PROGRAM_DONE_INITN。从feature row editor读到的PROGRAM, DONE, INITN引脚是正确的。
请教与lattice FPGA/CPLD spi配置相关的一些问题
然后在diamond program工具里可以选择烧写操作是FLASH Program Feature Rows,可以烧写成功,说明feature row已经配置好。

2.SPI烧写问题:
SPI示例代码main函数里首先会读device_ID

// This source code can run MSC-51 MCU directly, and test is successful on XO2-1200ZE breakout demo board.

void main(void)
{
  Init();
 …
  /////////check idcode////////////////////////////////////
  Op_Code[0] = 0x00;
  Op_Code[1] = 0x00;
  Op_Code[2] = 0x00;
  SPI_CMD(IDCODE_PUB,3,0,0,4,Rx_Buffer);
在这里我们读到的id是0095d0 21,与软件里面读到的id (如下图)不匹配 

  //////enable background program////////////////////////
…

3.JED文件
main函数会发送JED文件给lattice
SPI示例代码中的Jed.txt格式如下:(2175*16byte 十六进制代码)

我们的jed是这样的

不知道应该怎么生成十六进制的jed.txt。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
Randal 头像
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
0
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
geekdechao 头像
登录/注册后进行回答