ARTIX-7 FPGA引线键合封装器件的设计咨询——SelectIO在使用GTP收发器时禁止PIN表

描述

这种设计咨询提供了SelectIO使用准则,当GTP收发器在6 Gb/s的线路速率中使用在ARTX-7 FPGA器件中的引线键合封装中。

解决方案

在XC7A100T器件FGG67封装中的测试特别表明,ARTIX-7 FPGA引线键合封装中的GTP收发器可以对某些SelectIO banks敏感。

该应答记录包含SelectIO使用的建议,并且只有当GTP收发器在设计中使用时,后续的导线键合封装应遵循以下准则。

为了最小化SelectIO在相邻Bank中对GTP性能的影响,应避免SelectIOBank16和35在导线键合封装中等于或大于等于6 Gb/s的线路速率。

如果必须使用SelectIOBank16或35,则建议减少在这些Bank中使用的IOS的数量,并且禁止下列IOS:

Bank16F17、F18、F20、G15、H14、H15、A17、A18、A19、B17、B19、C17、D16、D18、E16、E18、F15、F19、F19

Bank35:K8、J8、J6、J5、J4、H9、H8、H7、H6、H4、G9、G8、G7、G6、F8、F7、E6、D6

修订历史
01 / 23/2014 -初始释放

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 17:39:08 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它