在复位同步逻辑中的LogICORIP系列RAPIDIO V5.6-SRL

描述

在SRIO核心的复位同步逻辑中,使用基于LUT的SRL16。

SRL16不是一个寄存器链,所以它不能解决当它发生时的亚稳性。

解决方案

请在附件文件中找到一个更新的“MgtTopTop.v”。

该文件需要在ISE安装文件夹中复制:
iSySuthPosithPosith≫\ISeSDS\\ISC\COREGEN\IP\xilinx\Network \COX\Xilinx\IP\SRIOOVV5Y6\SRIOOHPHY
注:您可能希望首先备份旧MGTopTop.v文件。

然后,您可以生成固定内核。SRL已被触发器取代:


附件

关联附件

名字文件大小文件类型
MgTopTop.V.10千字节V
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 17:33:37 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它