VIVADO定时VIVADO和ISE在同一输入或输出路径上给出不同的总系统抖动(TSJ)

描述

对于相同的输入或输出路径,VIVADO和ISE给出不同的总系统抖动(TSJ)值。

造成差异的原因是什么?

解决方案

ISE和VIVADO对输入和输出路径上的总系统抖动进行了不同的计算。



ViVADO分析所有路径作为寄存器来注册路径类型。

它假设我们在FPGA的输入路径和输出路径之外有一个寄存器。

因此它计算为TSJ=(SJ)。+SJ1/2考虑源和目的地。

这符合行业标准的静态时序分析工具。


ISE仅在FPGA侧分析输入和输出路径。

它只计算输入路径的目的地和总系统抖动的输出路径的源:1/2= SJ。

这就是为什么来自ViVADO的TSJ高于ISE,这导致ISE松弛比输入和输出路径上的VIVADO松弛稍高。



当虚拟时钟用于SETIN输入延迟/ SETIOUTPUTH延迟约束时,VVADO只对FPGA侧进行计数,并且给出与ISE时序分析器相同的总系统抖动。

有关系统总抖动的更多细节,请参阅赛灵思答案37702
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 17:19:25 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它