5.2i CPLD TaNEng/TSIM CurrSunter II:HSTL-1、SSTL2-1和SSTL3-1的输出使用不正确的输出延迟加法器

描述

关键词:5.1i,5.2i,CPLD,CoolRunner II,TAEngine,输出,定时

紧迫性:标准

一般描述:
配置为SSTL2-1、SSTL2-3、和HSTL-1的输出使用输出缓冲器延迟的不正确定时分量。

例子:
DUT <0和gt;输出被配置为类型SSTL2-I,但详细的时序总结表明DOUT <0和Gt使用LVCMOS25输出加法器而不是TUTSS2输出加法器。

从:CLK---0.0NS(0.0NS)
通过:CKK.GCK TGCK:1.6NS(1.6NS)
通过:DUT <0和g.q TCOI:0.2NS(1.8nS)
到:DUT <tout+tut25:3.5ns(5.3ns)<br>
这种行为也发生在SSTL3-1和HSTL-1 IO标准中。
HSTL-1在使用Touths1时不使用定时加法器。
SSTL3-1在使用TUSS3时使用TUT33。

解决方案

这个问题在最新的5.2i服务包中是固定的:
HTTP://Spop.xILIX.COM/XLNX/XILL SWIOUPDATESHOME.JSP
包含修复的第一服务包是5.2i服务包2。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 17:18:33 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它