7.1IXST -“警告:NGDBug:457 -逻辑网”MyiNiBIF’有一个有效的驱动程序和一个“上拉”

描述

关键词:实例化,VHDL,Verilog,上拉

紧迫性:标准

一般描述:
当上拉被实例化为子块,并且我的整个设计的层次结构被保留时,XST不识别全局I/O缓冲过程中的上拉。这导致XST在跳起之前放置iBFS,并发生以下警告:

警告:NGDBug:457 -逻辑网“NETLIGNEX”有一个有效的驱动程序和一个上拉。

结果,最终实现在I/O焊盘中没有期望的上拉。

解决方案

你可以通过使用以下方法中的一种方法在顶部看到这些拖拉来解决这个问题:
-手动移动拖拉到顶层。
-将KeePySeaSeale=不在块上实例化的上拉或设置KeePieStayes=NO。

注意:KeePixSealGlobal设置是一个高级选项。若要启用高级选项,请参阅(Xilinx解决方案11088). 默认情况下,KeEpple层次结构被设置为“否”。若要更改KeePixSead设置,请执行以下步骤:
1。右键单击“综合”过程。
2。选择“属性…”
三。选择“综合选项”选项卡。
4。取消选择保持层次结构设置。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 17:16:20 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它