LogICORSPI4.2(POSS-PHY L4)V6.0 -我能在700 Mbps的静态对齐模式下运行PL4内核,使用5的速度(或者使用640的Mbps使用-4的速度)?

描述

一般描述:

在静态对准模式下,PL4核心能以-5速度运行700 Mbps,还是使用-4速度的640 Mbps?

解决方案

虽然核心生成器POS PHY层-4 GUI可能不提供特定的选项来选择所需的性能,但可以将UCF修改为所需的速度。例如,当您为配置选择静态对齐时,性能自动默认为800 Mbps,并且不允许您选择700 Mbps。虽然GUI不存在选择700 Mbps的选项,但核心仍然可以运行在700 Mbps。

对于静态对准模式中的SPI4.2(PL4)V5.x核,以下的器件/封装组合可以使用-5速度器件运行在700 Mbps:

XC2V3000~5-FF1152

XC2V05-5-FF1152

XC2V605-5-FF1152

XC2V2000—5-BF957

XC2V3000~5-BF957

XC2V4000—5-BF957

XC2V605-5-BF957

对于静态对准模式中的SPI4.2(PL4)V5.x核,以下的器件/封装组合可以使用-4速度器件运行在640 Mbps:

XC2V2000—4-FG67 6

XC2V3000~4-FG67 6

对于以ViTEX-II PRO器件为目标的静态对准模式的SPI4.2(PL4)V5.x核心,以下包可以使用-5速度器件运行在640 Mbps:

XC2VP205-5-FF1152

XC2VP50-5-FF1152

注意:因为核心生成器POS PHY Leal-4GUI还不包括生成ViTEX II PRO文件的选项,VelTEX II Pro NETLIST和UCF文件是通过PL4修补文件提供的。请按照包含在相应的补丁存档中的“Read Me.txt”中的指令,然后编辑UCF以包括所需的速度。

例如

1。在内核生成器中,生成具有静态对齐和800 Mbps(默认)的SPI4.2(PL4)内核。γ

2。使用文本编辑器打开生成的UCF。UCF的名称是:

组件名称No.p44WrAPP.UCF。γ

三。编辑UCF中的以下两行:

TimExcel“TSYRDCKLYP”=周期“RDCKKYP”400 MHz高50%;

TimExcel“TSySysCLKYP”=周期“SysCLKP”400 MHz高50%;

在以上两条线路中,将“400兆赫”改为“350兆赫”,达到700 Mbps的性能,或“350兆赫”到“320兆赫”,达到640 Mbps的性能。

4。当通过ISE实现工具运行设计时,使用修改的UCF。γ

注意:GUI将被更新以支持SPI4.2(PL4)核心的未来版本中的所有有能力的性能。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 16:10:19 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它