当约束在一个示意文件中输入时,LOGOTATICE-LOC约束不会传递给实现工具。

描述

当我将LOC约束插入到ECS中的示意图设计时,不考虑LOC约束。

解决方案

在ISE示意图设计中,可以设置LOC约束的属性设置以忽略约束,这可能导致上述问题。要解决这个问题,请遵循以下步骤:

1。在示意图打开时,右键单击I/O标记。

2。选择“对象属性”。

三。突出显示LOC属性。如果LOC属性不存在,则添加LOC约束。

4。选择“编辑特征”。

5。单击VHDL或Verilog,取决于您的设计流程。

6。如果选择VHDL,请确保选择“写入此属性”。另外,选择“写这个属性”下面的数字2和3。

7。如果选择Verilog,请确保选择“写入此属性”。另外,在“写这个属性”下面选择数字2。

LOC约束也可以在UCF文件中输入。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 16:08:54 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它