ViTEX II配置- init引脚在程序引脚转到Low之后不会变低

描述

在程序B引脚被拉Low后,iNITYB引脚也不拉动Low。

解决方案

在配置过程中,当FPGA Studio B拉动Low时,Low将内部的IntIB B拉到内部。在FPGA初始化之后,由FPGA释放iNITH.B引脚,配置开始。

如果PWRDWNYB B引脚(表示低电平的低电平)被保持低,FPGA将不拉动IITIZB B低,当程序B被拉Low时,FPGA将不配置。

确保pWRDWNEXB没有被保持在较低的外部,并且确保BITGEN“PopeDouPin”选项被设置为“拔起”(默认情况下它被设置为“拔起”)。可以在BitGen报告(.bgn)中验证此选项。

有关PWRDWN引脚的更多信息,请参见(赛灵思解答12763).

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 16:04:45 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它