LogICOR二进制计数器V6.0——为什么计数器V5或V6的行为仿真导致“X”作为计数器输出？

修改标题

描述

关键词：未知，X，ModelSim，MTI，行为，RTL，仿真，XILIXXCORIELB，VHDL，ISE，COREGEN

紧迫性：标准

一般描述：
使用Xilinx CuriLb模型进行反作用力的行为仿真，结果仅为未知输出（“X”）作为计数器输出。

解决方案

以下是解决这个问题的可行方法：

-确保在计时计数器之前已分配了所有输入。

当HDL BeNeCHER用于生成测试台时，会出现这个问题。HDL BunChER在“0”启动时钟，它只停留在时钟周期的一小部分，然后切换到“1”。这会导致“X”从计数器生成。您可以通过修改测试台时钟生成过程或编写自己的测试台来解决这个问题。

-将计数器复位连接到系统复位，并在仿真开始时复位计数器。