JTAG-DO Xilinx器件提供BIST(内置自测试)能力?

描述

一般描述:

Xilinx器件支持内置自测试(BIST)能力吗?

解决方案

Xilinx不提供任何自动化的BIST功能,但用户可以将BIST添加到设计中。然而,大多数用户不包括BIST功能,因为包括BIST的主要原因是由其他FPGA设计能力来解决的:

1。我想要一个简单的通用测试来指示FPGA正在工作。

通过执行任何基本的JTAG操作(例如,扫描IDCODE),可以很容易地完成该测试。Program部分是另一个好的通用测试。

2。我希望严格测试FPGA或CPLD基础结构(LUTS、寄存器、互连等)。

Xilinx在零件运送到客户之前,用自动测试器件尽可能最大限度地测试模具上的物理部件。包含一个内置的测试来检查每一个器件资源,以足够的组合来提供足够的覆盖,将需要非常大量的逻辑。

三。我如何确保我的设计能做到我想要做的?

没有办法让器件或软件知道设计的功能是什么。回答这个问题的最好方法是在软件中仿真设计。ChIPStudio可以用来比较硬件中的实际行为,但是用户仍然必须准确地知道预期的结果。

BIST主要是由ASIC设计者使用的,他们不需要能够很容易地修改设计或插入芯片的核心。BIST模式包含在设计中,并且它由JTAG指令启用。模式被输入到输入中,然后检查输出以获得正确的行为。

FPGA或CPLD设计者可以很容易地将BIST能力添加到设计中,但是可能很难证明包括BIST所需的附加器件资源。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 15:01:50 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它