61I COREGEN -异步或同步FIFO ECS示意符号有错误的情况,XST错误报告不能找到端口

描述

关键词:XST、ECS、LogICOR、异步、异步、FIFO、示意图、符号、端口、Verilog

紧迫性:标准

一般描述:
当我使用一个异步或同步FIFO与ECS(在Verilog综合/仿真流程)中,示意符号有错误的情况;这导致XST错误报告无法找到端口。

解决方案

为FIFO创建的ECS示意符号的特性与FIFO的包装文件所用的端口不同。因为包装文件对于仿真和综合是必要的,Verilog是区分大小写的事实引起了一个问题。

为避免此错误,请修改包装器,使端口都以大写字符写入。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 15:01:25 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它