LogiCORSPI4.2(POSS-PHY L4)- SPI4.2核心是否有一个必要的启动(复位)序列?

描述

PL4核心是否有必要的启动顺序?

是的,PL4内核确实有一个必要的启动序列。下面的信息是功能和时序仿真以及器件操作所需的启动序列。启动序列假设整个系统涉及SPI4.2的接收器和源核及其在SPI4.2接口上的相应器件处于启动状态,无论它们是在FPGA器件还是非FPGA器件中。

这个应答记录包含三个独立的解决方案,适用于SPI4.2 VIETEX-4系列、ViTEX II系列和SPI4.2 Lite核心。为SPI4.2内核的版本使用适当的解决方案。

解决方案

VITEX-4/VIETEX-5系列(SPI4.2 V83)

来源:

1。确保内核处于禁用状态(SRCEN=0),并断言源核心复位(RESETIN=0)。

2。断言和释放TDCK DCM重置(DCMRESETIOTTDCK)和TSCLK DCM重置(DCMRESETYTSTCLK)。

此步骤仅适用于使用全局时钟分布的主时钟核心。

三。等待SRCCKSRDY信号被断言。

如果在从属时钟模式下使用源核并提供了自己的时钟模块,请务必等到SPI4.2核心所需的所有时钟都准备好使用。

4。释放源核复位(RESETIN)。

5。编写源日历(如果需要的话)。

6。启用源核(SRCEN=1)。

辛克:

1。断言汇核复位(RESETIN)。

2。禁用接收器内核启用(SNKEN=0)。

三。声明并释放RDCLK DCM重置(DCMRESETILRDCLK)。

4。等待SNKCKSRDY信号被断言。

5。如果使用,则声明和释放IDelayCTL重置(SNKIDelaycTrrST)。

6。DE断言汇核复位(RESETIN)。

7。编写下沉日历(如果需要)。

8。启用接收器内核(SNKEN=1)。

仅动态对齐模式

9。脉冲相位对齐请求信号高达2×SNKFFLK周期(仅足够长的时间来识别PhaseAlignRequest)。

10。取消相位对齐请求信号。

11。监视器SNKDPAFAN和SnKOFF。如果SNKDPAAFLAMP=1和SNKOOF=1,则重复相位对齐请求。

如果在DPA选项下启用“自动重试”,则不必重复SealEnrimeRebug(步骤10)。每次对齐失败时,内核会自动重新启动对齐。当正常运行时,核心重出帧或丢失锁时,自动重试不启动相位对齐请求。在这种情况下,必须手动启动重新同步。

注意:当使用动态相位对齐模式时,如果您在定制GUI中选择了“DPA等待训练控制”,则DPA对准将在开始DPA对齐之前等待训练模式。然而,如果没有选择“DPA等待训练控制”,则接收器内核必须在接收到阶段训练请求时接受有效的训练模式。您必须确保源内核能够在启动时发送训练模式,并且每当“下沉核心帧外”(SnkOof)已经被接收器内核声明。对于后续对齐,在相位对齐请求的高到低转换之后,在监视SNKDPAFAIL之前等待至少八个SNKFFLK时钟。

VITEX-4/VIETEX-5系列(SPI4.2 V8.1/V8.2)

来源:

1。断言源核心复位(RESETIN)。

2。断言和释放TDCK DCM重置(DCMRESETIOTTDCK)和TSCLK DCM重置(DCMRESETYTSTCLK)。

此步骤仅适用于使用全局时钟分布的主时钟核心。

三。等待SRCCKSRDY信号被断言。

如果在从属时钟模式下使用源核并提供了自己的时钟模块,请务必等到SPI4.2核心所需的所有时钟都准备好使用。

4。释放源核复位(RESETIN)。

5。编写源日历(如果需要的话)。

6。启用源核(SRCEN=1)。

辛克:

1。断言接收器内核复位(RESETIN)和断言接收器IDelayCTL重置(SNKIDELYCTLRTST)如果使用(SNKIDELYCTLRTST是V8.2中可用的可选信号)。

2。声明并释放RDCLK DCM重置(DCMRESETILRDCLK)。

三。等待SNKCKSRDY信号被断言。

4。释放接收器核心复位(RESETIN)和接收器IDelayCTL重置(SNKIDELYCTLRTST)。

5。编写下沉日历(如果需要)。

6。启用接收器内核(SNKEN=1)。

仅动态对齐模式

7。将相位对齐请求信号高达2×SNKFFLK周期(仅足够长的时间来识别PhaseAlignRequest);断言相位对齐请求信号,并监视SNKDPAFLIN和SNKOOF。如果SNKDPAAFLAMP=1和SNKOOF=1,则重复相位对齐请求。

如果在DPA选项下启用“自动重试”,则不必重复PrimeOrthRebug。每次对齐失败时,内核会自动重新启动对齐。当正常运行时,核心重出帧或丢失锁时,自动重试不启动相位对齐请求。在这种情况下,必须手动启动重新同步。

注意:当使用动态相位对准模式时,接收器内核必须在接收到有效的训练模式时,断言相位对齐请求。您必须确保源内核能够在启动时发送训练模式,并且当“下沉核心帧外”(SnkOof)已经被接收器内核声明。对于后续对齐,在相位对齐请求的高到低转换之后,在监视SNKDPAFAIL之前等待至少八个SNKFFLK时钟。

VITEX-4系列(SPI4.2 V7.4)

来源:

1。断言源核心复位(RESETIN)。

此步骤仅适用于使用全局时钟分布的主时钟核心。

2。断言和释放TDCK DCM重置(DCMRESETIOTTDCK)和TSCLK DCM重置(DCMRESETYTSTCLK)。

三。等待SRCCKSRDY信号被断言。

如果在从属时钟模式下使用源核并提供了自己的时钟模块,请务必等到SPI4.2核心所需的所有时钟都准备好使用。

4。释放源核复位(RESETIN)。

5。编写源日历(如果需要的话)。

6。启用源核(SRCEN=1)。

辛克:

1。断言汇核复位(RESETIN)。

2。声明并释放RDCLK DCM重置(DCMRESETILRDCLK)。

三。等待SNKCKSRDY信号被断言。

4。释放接收器内核复位(RESETIN)。

5。编写下沉日历(如果需要)。

6。启用接收器内核(SNKEN=1)。

仅动态对齐模式

7。在设计中等待5个(微秒)或实例化附加IDelayCTL,并等待IDelayCTL的就绪信号。

注意:如果您安装了SPI4.2 V7.4修补程序,则不需要步骤7。见(赛灵思解答23155).

8。将相位对准请求信号高达2×SNKFFLK周期(仅足够长的时间来识别PhaseAlignRequest),断言相位对齐请求信号并监视SNKDPAFLIP和SNKOOF。如果SNKDPAAFLAMP=1和SNKOOF=1,则重复相位对齐请求。

注意:当使用动态相位对准模式时,接收器内核必须在接收到有效的训练模式时,断言相位对齐请求。您必须确保源内核能够在启动时发送训练模式,并且当“下沉核心帧外”(SnkOof)已经被接收器内核声明。对于后续对齐,在相位对齐请求的高到低转换之后,在监视SNKDPAFAIL之前等待至少八个SNKFFLK时钟。

VITEX-4系列(SPI4.2 V7.3)

来源:

1。禁用源核心(SRCEN=0)。

2。断言和释放TDCK DCM重置(DCMRESETIOTTDCK)和TSCLK DCM重置(DCMRESETYTSTCLK)。

三。等待SRCCKSRDY信号被断言。

如果在从属时钟模式下使用源核并提供了自己的时钟模块,请务必等到SPI4.2核心所需的所有时钟都准备好使用。

4。断言源核复位(RESETIN)。

5。编写源日历(如果需要的话)。

6。启用源核(SRCEN=1)。

辛克:

1。禁用接收器内核(SNKEN=0)。

2。声明并释放RDCLK DCM重置(DCMRESETILRDCLK)。

三。等待SNKCKSRDY信号被断言。

4。断言汇核复位(RESETIN)。

5。等待一个有效的训练模式在SPI4.2总线上可用。

6。释放接收器内核复位(RESETIN)。

7。编写下沉日历(如果需要)。

8。启用接收器内核(SNKEN=1)。

仅动态对齐模式

将相位对准请求信号高达2×SNKFFLK周期(仅足够长的时间来识别PhaseAlignRequest),断言相位对齐请求信号并等待相位对齐完成。如果PhaseAlignComplete没有在200个时钟周期(SNKFFLK)中声明,则重复相位对齐请求。

注意:当使用动态相位对齐模式时,在堆芯复位时,接收器核必须接收有效的训练模式。您必须确保源内核能够在启动时发送训练模式,并且当“下沉核心帧外”(SnkOof)已经被接收器内核声明。当您释放接收器内核复位时,必须在SPI4.2总线上准备好训练模式。

VITEX-4系列(SPI4.2 V7.2或V7.1)

来源:

1。禁用源核心(SRCEN=0)。

2。断言和释放TDCK DCM重置(DCMRESETIOTTDCK)和TSCLK DCM重置(DCMRESETYTSTCLK)。

三。等待SRCCKSRDY信号被断言。

如果使用全局时钟模式使用V7.1或较早的内核,请等待LokEdtTDCK和LoKeDyTScLK都被声明。

如果您正在使用V7.1或较早的内核使用区域时钟模式,请等待,直到SysCLKDIVIGGP和TSLKKYGP开始切换。

如果在从属时钟模式下使用源核并提供了自己的时钟模块,请务必等到SPI4.2核心所需的所有时钟都准备好使用。

4。声明并释放源核复位(RESETIN)。

5。编写源日历(如果需要的话)。

6。启用源核(SRCEN=1)。

辛克:

1。禁用接收器内核(SNKEN=0)。

2。声明并释放RDCLK DCM重置(DCMRESETILRDCLK)。

三。等待SNKCKSRDY信号被断言。

如果使用全局时钟模式使用V7.1或较早的内核,请等待RDCLK DCM锁定信号(LoKeDyRDCLK)被断言。

如果您正在使用V7.1或较早的内核使用区域时钟模式,请等待直到RDCLKDIVIGGP开始切换。

4。声明并释放接收器内核复位(RESETIN)。

5。编写下沉日历(如果需要)。

6。启用接收器内核(SNKEN=1)。

7。仅动态对齐模式将相位对准请求信号高达2×SNKFFLK周期(仅足够长的时间来识别PhaseAlignRequest);断言相位对齐请求信号并等待相位对齐完成。如果PhaseAlignComplete没有在200个时钟周期(SNKFFLK)中声明,则重复相位对齐请求。

注意:当使用动态相位对齐模式时,接收器核心必须在接收核心ReSETGN时接收有效的训练模式。您必须确保源内核能够在启动时发送训练模式,并且当“下沉核心帧外”(SnkOof)已经被接收器内核声明。有效的训练模式必须在SIP-4.2总线上准备好,以便在释放内核复位时释放。

VIETEX II和VIETEX II PRO系列(SPI4.2 V6. X)

来源:

1。禁用源核心(SRCEN=0)。

2。断言并释放TDCK DCM重置(DCMRESETIGTDTCLK),并等待直到TDCLK DCM锁定信号(LoKeDyTTDLK)被断言。

三 ...

(更多...)
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 14:56:48 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它