5.1i时序仿真,ngDANNO-未连接的XMUX1输入导致XS出现在异步部分的设计中

描述

关键字:定时、仿真、NGDAnno、X、XMUX2、未连接、设置、保持、异步、异步、FIFO

紧迫性:标准

一般描述:
在时序仿真中,XS由我的设计的异步部分生成。

解决方案

通常,这些XS是由于安装或保持错误而出现的。发生这些错误时产生的X可以被AsicCyReg约束禁用。(请参阅(赛灵思解答15969)更多信息。)

另一个可能的原因是影响MUXIN结构当前在时序仿真网表中建模的错误。在网表中,几个多路复用器级联在一起,并且在选择线上的逻辑使得MUX输入中的一个永远不会逻辑地影响级联多路复用器的输出;因此,该输入保持未连接。

然而,选择线上的定时允许来自未连接输入的X通过多路复用器传播,并且从级联多路复用器输出非常小的X脉冲。在大多数情况下,这个X不影响仿真。在设计的同步部分中,这个X将永远不会影响输出;然而,在设计的异步部分中,X可以在某些情况下注册。这个X不能被AsicCyReg约束禁用,因为当时钟发生时,如果X出现在输入上,则X对寄存器的输入将总是导致输出为X。

正确的建模结构是将未连接的输入连接到VCC。级联MUX的输出的变化可能仍然导致设置或保持违反,因为这是设计的异步部分,但是如果输入是有效的1或0,则可以用AsicCyReg约束禁用X输出。

这个问题将被安排在5.2i软件中,该软件将在2003年2月下旬发布。

直到5.2i软件被释放,补丁才可以用来纠正这个问题。有关获取补丁的信息,请联系Xilinx客户支持:
HTTP://Spop.xILIX.COM/Sputp/CurrExxPress/WebSupp.HTM
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 14:54:32 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它