5.1i定时仿真、NGANDNO、速度文件、MGT-A周期误差在RIFCK输入上报告

描述

关键词:定时、仿真、MGT、火箭、I/O、IO、周期、$期、RIFCK、17778、XYGT、VIETEX II PRO

紧迫性:标准

一般描述:
当我在Verilog中仿真MGT时,出现以下错误:

“** **错误:C:/Xilinx/Verilog /Src/SimPrims/xS.Gt.v(1316):$周期(PaseReFrkk:1992085 ps,2008085 ps,17778 ps);
时间:2008085 ps迭代:1实例:/TestBase/Uut/U4

这个错误表明,对于RIFCK输入的17.778 ns的最小周期已经被违反。

这个错误可能是无效的,因为速度文件还没有用数据表中指定的最小周期值更新。在FG或BG封装中,A - 5速度等级可以运行在2 Gbps,而在FG或BG封装中,6至7级的速度可以运行在2.5 Gbps。这与最小值为10纳秒- 5和8纳秒为-6或-7相关。

解决方案

如果RIFCK输入频率超出DATABOOK中指定的范围,则RIFCK频率必须改变为有效值。

如果RIFCK输入频率在DATABOOK中指定的范围内,则该错误可以被安全地忽略。

速度文件将在5.2i软件版本中以正确的值更新。

要删除仿真中的警告,而不是忽略它们,此时唯一的解决方案是编辑SDF文件。一般来说,不推荐编辑SDF,但是如果忽略警告是不可接受的,则可以在这种情况下完成。此外,请记住,每次创建新SDF时都必须进行此更改。

若要更改SDF,请查找导致错误的实例。在上面的示例错误中,实例名称为U4。在SDF中,请找到以下几行:
(Cell型)XY-GT
(实例U4)



在这个单元格内,你会发现以下内容:


(定时检查)
(期间)(1777年8月17日)



如果您使用ViTEX II PRO - 5器件,则将最小周期更改为10 ns,如下所示:
(定时检查)
(期间)(10000∶10000∶10000)

如果您使用ViTEX II PRO 6或7器件,则将最小周期更改为8毫微秒,如下所示:
(定时检查)
(PrEdEffReFLK)(800 0:800 0:8000)
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 14:54:26 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它