Logic CORDIC V1.1——在VHDL分析器编译期间,一个错误报告“分析VHDL—48”解析

描述

CORDIC行为模型目前使用IEEE NimeCixBIT包。当CORDIC行为模型使用SyoPysVHDL分析器(VHDLAN)编译时,会出现故障,因为SyopOSS不包含库“IEEE。

当我使用SyoPysS工具编译设计时,出现以下错误:

“使用IEEE.NigICyBIT.ALL;

^

错误:解析VHDL—48

[ Xilinx/VHDL/SRC/XilinxCoreLib / Corddiv1V1.VHD:1210 ]

没有为这个前缀定义选定的元件名为“数字”位。

解决方案

如果使用SyopSype编译器,可以使用VHDL结构NETLIST代替CORDIC行为模型来解决这个问题。通过在编译后的NGD文件上运行VHDL回注来创建结构网表。

这个问题将在5.1i IP更新2中的CORDIC V2.0中得到解决。

请看(赛灵思解答29570)对于LogICORCORDIC发行说明和已知问题的详细列表。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 14:53:43 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它