5.1i ECS -示意性检查报告“空载”(设计入口:13)和“无源”(设计输入:11)错误

描述

关键字:无驱动、向量、连接、总线、ECS、空载、无源、ISE、WebPACK、设计入口、端口、IO、I/O

紧迫性:标准

一般描述:
当我在5.1i中执行一个示意检查时,系统报告在4.2i软件中没有错误的设计上的“空载”和“无源”错误。

如果我选择,工具-gt;检查示意图,报告类似于以下的错误:

错误:NET“Mysig”连接到源引脚和/或I/O端口,同时没有连接到它的负载引脚或I/O端口。
“错误:Net‘MyDealver’连接到加载引脚和/或I/O端口,但没有连接到它的源引脚或I/O端口。”

当我尝试实现设计时,SCH2VHDL或SCH2VIELIGO报告类似于以下的错误:

错误:设计入口:13网络“MYSIG”连接到源引脚和/或IO端口,同时没有连接到它的负载引脚。
“错误:设计条目:11 -网”MyDealver“连接到加载引脚和/或IO端口,但没有连接到它的源引脚或IO端口。”

解决方案

在5.1i软件版本中,添加了示意检查以防止用户无意中离开网络。然而,在某些情况下,用户有意离开未连接的网络,只使用宏总线输出的一部分,或者在设计中放置网络以备将来使用。

可以将这些错误消息更改为以下警告:

1。在ECS中,选择Edg->首选项。
2。在“图式编辑器/检查”下,将“考虑无负载网络”和“考虑无驱动网络”字段改为“警告”而不是“错误”。

当运行原理检查时,警告仍然会出现,但是HDL将被正确地创建,并且设计将实现。在5.2i软件中,默认情况下这些示意检查将标记为警告。

注意:如果总线的某些部分有意不驱动任何负载,并且您希望防止警告/错误,您可以:

1。将BUF元件的输入连接到总线。
2。将BUF的名称更改为与总线大小匹配(即,将实名从“XLXII5”改为“MyBuf(3:0)”以连接到4位总线。

BUF的输出可以挂起。

欲了解更多信息,请参阅(赛灵思解答15814).
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 14:53:37 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它