5.1i IP1核心生成器——5.1IIP更新1中的核心生成器的已知问题（也称为5.1i IP1或FYIP1）

修改标题

描述

关键词：COREGEN，已知，问题，5.1I

紧迫性：标准

一般描述：
这个应答记录包含了在5.1i IP更新γ1（也称为5.1i IP1或FYIP1）中所解决的已知问题。

解决方案

一般已知问题

软件兼容性

杂技阅读器要求
必须安装AcRoadReader版本4或更高版本以查看核心数据表。你可以从下面的Adobe网站下载最新的AcROAT软件：
HTTP://www. ADOB.COM/PROCTS/ACROBAT/Read STEP.HTML

视窗2000／XP
如果使用Windows平台，Xilinx建议使用“高颜色”设置来显示。
请看（赛灵思解答12372）.

当我在ISE项目中双击XCO文件时，核心生成器GUI不会显示在Windows任务栏中。
请看（赛灵思解答11386）.

当我循环一个核心的选项时，核心生成器GUI页面是无序的。
请看（赛灵思解答16191）.

索拉里斯
-单击Web浏览器按钮不打开Solaris上的Netscape，并报告以下消息：
“Netscape：找不到我们的资源吗？”
请看（赛灵思解答11771）.

内核生成器在Solaris从项目导航器启动时不与Netscape 4.72一起工作。
请看（赛灵思解答14793）.

Xilinx实现软件问题
当从3.1i软件导入设计时，在仿真和实现过程中报告“端口不匹配”和“未连接端口”消息。
请看（赛灵思解答13062）.

更新安装工具
-更新安装工具在5。x版本的其余部分已被禁用。在5.2i版本中发现的一个问题允许安装与安装的Xilinx软件版本不兼容的IP更新。

有关最新可用的核心生成器IP更新的信息，请参阅Xilinx软件更新并遵循手动下载和安装这些更新的说明：
（HTTP://www. xLimx.COM/XLNX/XILL SWIOUPDATES.HOM.JSP）

-更新安装程序工具不能用于安装由IP捕获工具捕获的内核。
请看（赛灵思解答14183）.

-安装程序可能需要几个小时，或者进程似乎挂起。
请看（赛灵思解答12544）.

IP捕获工具
-当我使用IP捕获工具时，报告以下错误：
“错误：无法打开文件& lt；//XilinxCoreLib /VHDLL分析器订单& gt；用于书写。不生成分析订单列表。
请看（赛灵思解答14850）.

其他已知问题
-当我打开一个具有多个存储库的项目时，会出现一个“更新项目”框。
请看（赛灵思解答12345）.

XST综合失败，报告如下错误：
“错误：SimFaul:Simulink无法实现定制参数CORDECDE8810”。
请看（赛灵思解答14684）.

IP已知问题

DA FIR V7.0、DDC V1.0 GUI和MAC FIR V1.0
-在GUI中，报告COE文件中的无效参数的错误以不同的基本格式显示。
请看（赛灵思解答14202）.

LogiLog-DDS V4.1
-当使用DDS V4.1运行Xilinx实现工具时，报告以下错误：
“错误：布局：不能放置与F7配置相关联的1751结构化逻辑。”
请看（赛灵思解答14122）.

LogICOR比较器V6.0
-当我运行Verilog仿真（POST NGDBuild、POST MAP或POR PAR）时，“X”S出现在我的输出中。对于大多数仿真器，“X”表示“不关心”条件。（这不是VHDL仿真所发生的）。
请看（赛灵思解答15808）.

CORDIC V1.1
-当我使用SyoPysVHDL分析器（VHDLAN）编译CORDIC行为模型时，出现以下故障，因为SyoPySe不包括“IEEE.NICICICHYBIT”库：
“错误：分析SyopSoopyVHDL分析器编译期间VHDL—L1的解析”
请看（赛灵思解答16114）.

CORDIC V1.1
-5.1i SP2 MAP，LogiCORCordic V1.1—MAP报告当我放置CORDIC V1.1时出现以下错误：
“错误：不能放置与F6配置相关联的位置结构逻辑。”
请看（赛灵思解答16161）.

CICIV3.0
- CIC V.3滤波器表现出使用数据输入的完整动态位范围的输入的溢出。
请看（赛灵思解答12480）.

LogICOR MAC FIR V2.0
-在某些仿真器上，如NCSIM和ActuvDL，MAC FIR的输出总是为“X”（无效），用于滤波器的第一个N（系数个数）周期。
请看（赛灵思解答16120）.

LogICOR MAC FIR V2.0
- MAC FIR在DUT引脚输出不正确的结果，用于MAC FIR核的某些参数的行为和网表仿真。
请看（赛灵思解答16162）.

LogICOR乘法器V6.0
-5.1i SP2 MAP，LogICOR乘法器V6.0 - MAP报告如下错误：当我试图打包乘法器核心：
“错误：包：1134 -符号的集合，有限制性的布局或路由要求……”
请看（赛灵思解答16163）.

LogICOR异步FIFO V5.0
-5.1i ECS和XST LogICOR异步FIFO V5.0-当使用ECS时，XST错误报告无法找到异步FIFO的端口。
请看（赛灵思解答16232）.

仿真已知问题

当XILIXXCORILB文件使用SyoPSyS VSS或VCSI编译时，仿真器报告多个警告和错误。
请看（赛灵思解答12630）.

当使用Cadence NCVHDL编译XILN XCORILB文件时，仿真器报告多个警告和错误。
请看（赛灵思解答14185）.

预编译的XilinxCordilb库用于MySimultXilinxⅡ版（MXE），目前正在进行测试。一旦测试完成，预编译的库将在：
HTTP://www. Spult.xILIX.COM/Sputp/MxILIbs/Dex.HTM