5.1i ECS -“错误:设计入口:5总线”IOBUS(7:4),iTBUS(3:0)“该总线的一些成员连接到IO端口,但有些不是…”

描述

关键词:复合、CAT、级联、复合、总线、ECS、空载、无电源、ISE、WebPACK

紧迫性:标准

一般描述:
我设计了一个CAT总线,它部分地由内部逻辑驱动,部分由I/O驱动。在Schematic检查中,报告了以下错误:

“错误:设计条目:5总线”IOBUS(7:4),iTBUS(3:0)“该总线的一些成员连接到IO端口,但有些不是。所有或所有的总线成员都必须连接到IO端口。

解决方案

此错误消息不适用于复杂或CAT总线。已经提交了一个请求来修复这个问题。

为了解决这个错误,您需要缓冲CAT总线的I/O部分。

在上面的例子中
如果IOBUS(7:0)是I/O引脚,则将缓冲器连接到它。
-将缓冲区命名为迭代实例(即,StimeNe= InBuf(7:0))。
-将导线连接到迭代BUF实例的反面。
用唯一的名称命名新的线缆(即,IOBUSSIBUF(7:0))。
-使用新的线名(即,iBuSubBuf(7:4))的相对部分在CAT总线名称中代替原来的I/O总线名称。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 14:53:12 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它