-1

在Lattice MIPI DSI TX RD1184参考设计上增加了个复位模块,部分信号输出异常,请问如何定位问题点?

我在参考设计《Parallel to MIPI DSI TX Bridge 》 RD1184的基础上增加了个复位模块,仿真时byte_packetizer模块的input信号有值输入,output和内部一些信号输出高阻或未知值,而这部分的不提供源代码,有什么方法定位问题?

Lattice MIPI DSI TX RD1184参考设计 Parallel to MIPI DSI TX Bridge

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
匿名用户

匿名

想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
0

没有源码的话,估计你只能从外部找原因了,看看参考设计的文档,或许有帮助。

编辑 标为违禁 删除 链接 更多选项...
xilinx_fpga 头像
登录/注册后进行回答