在设计中,组件放置在它们的区域组之外。
描述
当使用切片位置指定区域组时,包含在给定区域组中的组件立即放置在区域组之外。
解决方案
这个问题是因为在CLB内的切片排序中出现的差异,在用于指定区域组范围的Lattice系统和被砂矿实际使用的Lattice系统之间。
如果沿CLB边界指定区域组范围约束,则不会发生Lattice系统之间的这种差异。
添加评论
首次访问?先看看 站点介绍吧
已提问: 2018-07-30 14:41:43 +0800
已查看: 1 次
最后更新: Jul 30 '18
ViVADO——我如何在VIVADO IDE中创建自定义的TCL命令和相应的GUI按钮?
5.1i MPR-“错误复制”C:\项目目录/MPPRORESULT.DI/DealthOn00000/Dealth.Dely:没有这样的文件或目录……
81I ViTEX II MAP-“错误:TLAM-PISDEC,PSEN,PSCK和DPCM符号的PSDON…必须连接……”
5.2i影响-在系统ACE MPM文件生成模式中生成的链式描述文件(.CDF)包含默认的Xilinx路径
12.1个已知的定时分析器-定时报告在触发器与BUFGMUX之间的全局时钟上出现非常大的歪斜
5.1i项目导航器- ViTeX II器件的“DRIVEDEN”启动选项不存在
5.1i ECS-在一个示意性检查中,当驱动网络是复杂总线的一部分时,报告“空载”和“无源”错误。
5.1i SP2的影响-“错误:影响:1111 -不能找到BSDL文件XC2V250YBG352.BSD”