5.1ISP1时序仿真,MUXDDR的NGDANNO -延迟没有被正确注释

描述

关键词:定时、仿真、NGANDNO、SDF、DDR、MUXDDR、TIOKP、毛刺、时钟、前向

紧迫性:标准

一般描述:
当我使用DDR进行数据时,输出会出现故障。当我使用DDR来转发时钟时,时钟将在数据之前到达器件外部。仿真中的这些错误都是影响MUXDDR注释延迟方式的错误的结果。

考虑一个例子,其中TRCE使用DDR报告从寄存器到输出的1.875 ns(TIOCKP)的延迟。

数据通过以下组件:
XSF-SF
X-MUXDDR
X-Bufpp
XO-OUBFTFDS

此延迟建模如下:
从XYSFF到-GT;493的时钟
XMUXDDR的输入端口延迟-gt;267
通过X-MUXDDR的延迟-gt;0
x.Buffypp-& gt;0的输入端口延迟
通过X-Buffypp-gt;0的延迟
x0oBuftds& gt;209上的输入端口延迟
通过XYO-BUFFTs延迟到PAD & gt;905
= 1.874(预期延迟)

然而,为了仿真MUXDDR,MUXDR也必须具有时钟输入。为了同步延迟,寄存器的时钟到输出延迟(493 ns)被放置在MUXDDR的时钟输入端口上。通过这样做,来自寄存器的数据应该以时钟到达MUXDDR。然而,267毫微秒也在MUXDDR的数据输入端口上。这导致数据落后于267 ns的时钟。当时钟到达MUXDDR时,它切换输出,输出端出现一个267 ns的小故障。

当时钟被转发时,寄存器输出是恒定的,因此寄存器的时钟到输出延迟和MUXDDR的数据输入上的端口延迟不会延迟时钟。时钟仅由MUXDDR的时钟输入上的端口延迟和OBUFTD上的延迟而延迟。这意味着时钟到达输出。早267 ns。

解决方案

这个问题固定在最新的5.1i服务包中,可在:
HTTP://Spop.xILIX.COM/Sputp/TekSuff/SWI更新
包含修复的第一服务包是5.1i服务包2。

这是通过将267 ns的延迟延迟到MUXDDR上的输出延迟而不是MUXDDR上的输入端口延迟来固定的。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-30 14:40:35 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它